01
流水线概述
什么是流水线 · 流水线的历史 · 应用场景
基础概念
02
流水线基本原理
流水线级数 · 深度 · 吞吐率
核心量化
03
流水线冒险分类
结构冒险 · 数据冒险 · 控制冒险
冒险分类
04
结构冒险详解
资源冲突 · 硬件冲突 · 解决方案
结构冲突
05
数据冒险详解
RAW · WAR · WAW依赖 · 数据前递技术
数据前递
06
控制冒险详解
分支预测 · 分支延迟槽 · 预测失败惩罚
控制分支
07
流水线寄存器
作用 · 设计要点 · 时序分析
寄存器时序
08
经典5级流水线
IF · ID · EX · MEM · WB 各阶段详解
经典5级
09
流水线控制逻辑
控制信号 · 控制通路设计
控制通路
10
流水线数据前递
前递单元设计 · 前递路径 · 前递条件
前递旁路
11
流水线停顿
停顿机制 · 插入气泡 · 性能影响
停顿气泡
12
分支预测基础
静态分支预测 · 动态分支预测
分支预测
13
分支预测器设计
2位饱和计数器 · 分支历史表 · 模式历史表
预测器硬件
14
超标量流水线
多发射 · 指令窗口 · 发射逻辑
超标量并行
15
超长指令字(VLIW)
VLIW原理 · 编译器调度 · 与超标量对比
VLIW编译
16
乱序执行
重排序缓冲(ROB) · 保留站 · 调度算法
乱序ROB
17
寄存器重命名
寄存器别名表(RAT) · 物理寄存器 · 逻辑寄存器
重命名RAT
18
存储流水线
Load/Store单元 · 存储转发 · 写缓冲
存储LS
19
流水线中断处理
精确中断 · 非精确中断 · 中断恢复
中断精确
20
多核流水线
一致性协议 · 缓存一致性 · 流水线同步
多核一致性
21
流水线性能分析
CPI · 加速比 · Amdahl定律
性能Amdahl
22
流水线设计工具
Verilog/SystemVerilog建模 · 仿真工具 · 综合工具
工具Verilog
23
流水线RTL设计 · IF/ID
IF阶段RTL实现 · ID阶段RTL实现
RTLIFID
24
流水线RTL设计 · EX/MEM/WB
EX阶段 · MEM阶段 · WB阶段 RTL实现
RTLEXMEMWB
25
流水线验证方法
定向测试 · 随机测试 · 形式化验证
验证测试
26
流水线综合与STA
综合约束 · 时序路径分析 · 优化技巧
综合STA
27
低功耗流水线设计
门控时钟 · 操作数隔离 · 动态电压频率调整
低功耗门控
28
流水线设计实例
RISC-V流水线CPU设计实战
RISC-V实战
29
流水线调试技巧
波形分析 · 断点调试 · 性能计数器
调试波形
30
流水线前沿技术
近阈值计算 · 异步流水线 · 可重构流水线
前沿异步