3. FT测试系统架构
FT（Final Test）测试系统并非单一设备，而是由测试机（Tester）、探针卡（Probe Card）/测试座（Socket）以及分选机（Handler）/探针台（Prober）三大核心硬件构成的精密协同系统。理解这三者之间的信号流、控制流与机械接口，是优化FT流程、提升良率与吞吐量的基础。
3.1 系统架构总览：三大核心模块的分工
FT测试系统的核心任务是将待测器件（DUT）的引脚与测试机的资源通道进行电气连接，并在规定温度与压力下完成功能与参数测试。下图展示了典型的FT测试系统架构。
3.2 测试机（Tester）：系统的“大脑”
测试机是FT系统的核心，负责生成测试向量、提供电源（DPS）、捕获响应并进行判定。现代测试机（如Teradyne J750、Advantest V93000）通常采用模块化架构。
| 子系统 | 功能 | 关键指标 |
|---|---|---|
| 数字通道板（Digital Pin） | 提供测试向量、时序控制、电平驱动与比较 | 通道数、最大速率（Mbps）、电压摆幅 |
| 器件电源（DPS） | 为DUT提供多路独立可编程电源 | 电流能力、纹波噪声、响应速度 |
| 模拟/射频板卡 | AWG、Digitizer、频谱分析等 | 分辨率、带宽、THD |
| 系统控制器 | 运行测试程序、调度资源、数据记录 | CPU性能、内存、并行测试能力 |
优化要点： 测试机资源利用率是FT成本的关键。通过“同测数（Multi-site）”设计，让一台测试机同时测试多个DUT，可显著降低单颗芯片的测试成本。但需注意通道资源分配与信号串扰问题。
3.3 探针卡与测试座：信号传输的“桥梁”
探针卡（用于晶圆级测试）和测试座（用于封装后测试）是连接测试机与DUT的物理接口。其设计质量直接影响信号完整性与接触可靠性。
3.3.1 探针卡（Probe Card）
- 悬臂式（Cantilever）：适用于低引脚数、低频应用，成本低。
- 垂直式（Vertical）：适用于高引脚数、高频应用，探针采用MEMS工艺，一致性好。
- 薄膜式（Membrane）：用于超高频或晶圆级老化测试，信号损耗极低。
3.3.2 测试座（Socket）
- 开尔文测试座（Kelvin Socket）：分离Force与Sense线，消除接触电阻影响，用于精密电阻/电压测量。
- 老化测试座（Burn-in Socket）：耐高温（150°C+），采用高弹性合金触点。
- 同轴测试座（Coaxial Socket）：用于RF/高速信号，提供50Ω/75Ω阻抗匹配。
3.4 Handler与Prober：自动化的“手臂”
Handler（分选机）用于封装后测试，Prober（探针台）用于晶圆级测试。它们负责将DUT精确地搬运到测试位置，并控制温度环境。
3.4.1 Handler（分选机）
- 重力式（Gravity）：依靠重力滑道送料，适合多站点并行测试，吞吐量高。
- 转塔式（Turret）：旋转式多工位，适合小型封装，精度高。
- 拾取-放置式（Pick-and-Place）：机械臂吸取DUT，灵活性高，适合异形封装。
3.4.2 Prober（探针台）
- 手动/半自动：用于工程验证，灵活性高。
- 全自动：用于量产，具备自动对准、自动清洁探针功能。
- 温控系统：通常支持 -40°C ~ 150°C 温度范围，用于特性分析。
常见问题： Handler/Prober与测试机之间的“同步信号”延迟是导致测试周期（Test Time）增加的主要原因之一。例如，Handler的“Index Time”（换料时间）若与测试机的“Test Time”不匹配，会造成设备空闲等待。优化策略包括：调整并行测试站点数、使用“预抓取（Pre-pick）”功能、以及优化测试程序中的等待指令。
3.5 协同工作流程：从Start到Done
一次完整的FT测试循环（Test Cycle）包含以下步骤，三者通过硬件握手信号（如Ready、Start、Busy、Done）紧密配合。
- Handler/Prober就绪：机械平台将DUT送至测试位，并发出“Ready”信号给测试机。
- 测试机启动：测试机收到Ready后，施加接触检查（Contact Check），确认所有引脚接触良好。
- 执行测试：测试机运行测试程序（Pattern），同时DPS提供电源。Handler保持“Busy”状态。
- 结果判定：测试机完成测试，将结果（Pass/Fail）通过并行I/O或串行通信发送给Handler。
- 分料与下一循环：Handler根据结果将DUT分入对应料仓（Good/Bin1/Bin2...），同时下一个DUT进入测试位，循环继续。
3.6 协同优化关键指标
| 指标 | 定义 | 优化方向 |
|---|---|---|
| Index Time | Handler更换DUT的时间 | 减少机械行程、使用并行吸嘴 |
| Contact Time | 探针/触点稳定时间 | 优化Overdrive、清洁触点 |
| Test Time | 测试机执行测试向量的时间 | 向量压缩、并行测试、减少冗余 |
| Handler-Tester同步延迟 | 信号传输与握手等待时间 | 硬件接口优化、使用高速链路 |
| Uptime | 设备有效运行时间占比 | 预防性维护、快速换型 |
实战建议： 在量产线上，使用“时间分析仪（Time Analyzer）”工具抓取Handler与Tester的同步信号波形，可以精确识别空闲等待时间。通常，将Index Time与Test Time重叠（Overlap）是降低单颗测试成本（CPT）最有效的手段。