1. BIST基础概念

1.1 BIST的定义

内建自测试（Built-In Self-Test, BIST） 是一种将测试功能集成到芯片内部的硬件设计技术。它使得芯片能够在不依赖外部自动测试设备（ATE）的情况下，自行生成测试向量、施加测试激励并分析测试响应，最终输出“好/坏”的测试结果。

BIST 通常被部署在芯片的 数字逻辑、存储器 和 模拟/混合信号 模块中。其中，存储器 BIST（MBIST）是应用最广泛、成熟度最高的形式。

1.2 历史背景

BIST 的概念最早可追溯到 20 世纪 70 年代末，当时集成电路的集成度开始快速提升，传统的外部测试方法逐渐暴露出瓶颈。

1. 1979 年： 首次提出“内建测试”概念，用于解决印制电路板（PCB）级测试的探针访问问题。
2. 1980 年代： 随着 VLSI 时代的到来，IBM、Intel 等公司开始在大型机处理器中引入 BIST，主要用于存储器阵列的测试。
3. 1990 年代： IEEE 1149.1（JTAG）标准被广泛采纳，BIST 控制器开始通过 JTAG 端口进行访问和控制，形成了“边界扫描 + BIST”的联合测试架构。
4. 2000 年代至今： SoC 时代全面到来，单芯片集成数十个 IP 核，BIST 成为唯一能够以低成本覆盖深亚微米工艺缺陷的测试手段。3D IC、Chiplet 等先进封装技术进一步强化了 BIST 的必要性。

1.3 BIST 在 SoC 测试中的重要性

现代 SoC 芯片的测试面临 测试数据量爆炸、测试时间过长、ATE 成本高昂 三大挑战。BIST 从架构层面提供了系统性的解决方案。

• 降低 ATE 依赖： 片上测试向量生成和响应分析大幅减少与 ATE 的数据交互，降低对 ATE 通道数、存储深度和时钟频率的要求。
• 支持 at-speed 测试： BIST 可以在芯片内部产生高频时钟，实现与功能模式相同的时序条件，有效检测时序相关的缺陷（如小延迟故障）。
• 提高测试覆盖率： 对于存储器、嵌入式核等深埋模块，外部探针无法直接访问，BIST 是唯一可行的全速测试方案。
• 支持现场测试与诊断： 在系统运行间隙或上电初始化阶段，BIST 可以自主执行，用于老化监测、故障定位和可靠性筛选。

1.4 BIST 系统架构总览

下图展示了一个典型的 SoC 级 BIST 系统架构，包含多个 IP 核的 BIST 控制器、JTAG 访问接口以及全局测试控制单元。

1.5 BIST 与 ATE 的协同关系

在量产测试中，BIST 并非完全取代 ATE，而是形成 “ATE 控制 + BIST 执行” 的协同模式。ATE 负责上电、配置 BIST 控制器、提供参考时钟和电源，而 BIST 负责片内测试向量的生成和响应压缩。这种分工使得 ATE 的通道数和向量存储深度需求大幅降低。