VIP4

本课程属于：009-先进封装与HBM_Chiplet制造 芯片硬件与光电工程 · 共 4 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Chiplet异构集成系统架构从入门到精通

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

Chiplet与异构集成的定义 · 发展背景 · 技术驱动力

课程导论Chiplet

半导体封装技术基础

传统封装（引线键合 · 倒装芯片）到先进封装（2.5D/3D… · 关键工艺与术语

半导体封装技术基…传统封装

Chiplet核心概念

die · chiplet · interposer

Chiplet核心概念

异构集成体系架构

同构与异构的区别 · 计算 · 存储

异构集成体系架构同构

Chiplet接口标准与协议

UCIe · BoW · AIB

Chiplet接口标准

硅中介层（Si interposer… · 有机基板 · 扇出型封装

5D集成技术Si

3D集成与TSV技术

TSV制造工艺 · 热管理 · 应力影响

混合键合（Hybrid Bonding）技术

Cu-Cu直接键合原理 · 工艺窗口 · 对准精度与测试挑战

Chiplet系统架构设计方法

功能划分 · 粒度优化 · 通信带宽与延迟权衡

Chiplet系统架构设计方法

互连与网络片上（NoC）设计

芯粒间互连拓扑 · 路由策略 · 流控机制

电源与热管理

异构集成中的供电网络（PDN） · 去耦电容 · 热仿真与散热方案（微流道

电源热管理

信号完整性与电磁兼容

高速互连的串扰 · 反射 · 损耗

信号完整性电磁兼容

测试与可制造性设计（DFT/DFM）

芯粒已知良好性（KGD） · 封装级测试 · 可修复设计

可靠性工程

热循环 · 电迁移 · 湿度

可靠性工程热循环

Chiplet生态与供应链

设计IP复用 · 芯粒供应商 · 代工厂

EDA工具与设计流程

从系统级设计到物理实现 · 使用Synopsys/Cadence…

基于UCIe的CPU+AI加速器Ch… · 从规格定义到性能评估

案例实战UCIe

3D DRAM与逻辑芯粒堆叠的存储-…

案例实战DRAM

射频与毫米波Chiplet异构集成 · 天线封装（AiP）与信号完整性协同设…

案例实战Chiplet

面向自动驾驶的高可靠Chiplet平… · 功能安全（ISO 26262）与冗余…

案例实战Chiplet

Chiplet在数据中心与高性能计算… · 大规模互连与资源调度

案例实战Chiplet

常见问题与调试

信号完整性失效 · 热热点 · 电源噪声

常见问题调试

成本与良率分析

Chiplet经济模型 · 已知良好die成本 · 封装良率对总成本的影响

成本良率分析

先进封装材料与工艺

介电材料 · 铜柱 · 焊料

先进封装材料工艺

光互连与新型互连

硅光子 · 光波导 · 无线互连等未来Chiplet互连技术…

光互连新型互连

Chiplet与AI/ML协同设计

利用机器学习进行布局优化 · 热预测 · 信号完整性分析

安全与信任

硬件木马 · 侧信道攻击 · 芯粒身份认证与安全通信协议

标准化与开放生态

UCIe联盟 · Chiplet设计交换格式（CDX） · 开放计算项目（OCP）等进展

标准化开放生态

综合项目实战

从需求分析到架构设计 · 物理实现 · 测试方案

综合项目实战从需求分析到架构…

前沿趋势与职业发展

Chiplet与量子计算 · 生物芯片等交叉领域 · 以及行业岗位技能要求与学习资源

前沿趋势职业发展