2. TSV与铜柱基础

要理解TSV铜柱在温度循环下的失效行为，必须先回到结构本身。TSV（Through-Silicon Via，硅通孔）与铜柱（Copper Pillar）是三维封装中两种最核心的垂直互连载体：前者穿透硅衬底，实现芯片与芯片、芯片与转接板之间的最短电学路径；后者则位于芯片表面，承担芯片与基板或另一芯片之间的微凸点互连。二者在材料、尺寸、工艺和受力状态上差异显著，却常常在同一封装体内串联共存，因此温度循环失效往往不是单一结构的问题，而是界面与结构协同作用的结果。

一、TSV结构类型：从通孔形态到填充方式

TSV的分类维度主要有两个：一是通孔在工艺中形成的先后顺序，二是填充材料与结构形式。按工艺顺序，常见有Via-First、Via-Middle和Via-Last三类。Via-First在CMOS前道之前形成，耐高温但材料选择受限；Via-Middle在晶体管形成后、后道互连前制作，是目前逻辑芯片与HBM堆叠中较为主流的方案；Via-Last则在芯片完成后再从背面或正面开孔，灵活性高，但热预算和对准精度挑战更大。

按结构形式，TSV可分为盲孔、通孔和微凸点连接孔。盲孔只从一面开口，常用于Via-Middle；通孔贯穿硅片，常用于转接板或背面露铜工艺。填充方式上，铜填充是主流，此外还有钨填充、多晶硅填充和空心铜环结构。铜填充TSV因电导率高、工艺成熟而被广泛采用，但其热膨胀系数（CTE）约为17 ppm/℃，而硅约为2.6 ppm/℃，二者相差近6倍，这正是温度循环中热应力与界面失效的根本来源。

二、铜柱互连工艺：从电镀到键合

铜柱互连的典型工艺流程包括：晶圆表面钝化与开口、Ti/Cu种子层溅射、厚胶光刻、铜电镀、去胶与种子层刻蚀、焊料帽电镀或印刷、回流成型，最后与基板或另一芯片进行热压键合或回流键合。其中铜电镀的均匀性和晶粒结构直接影响铜柱的力学性能，而焊料帽与铜柱之间的金属间化合物（IMC）层则是温度循环中最薄弱的环节之一。

铜柱与TSV在工艺上的关键差异在于：TSV需要深孔填充，对电镀液传质和添加剂控制要求极高，容易产生空洞（void）和 seams；铜柱则是平面厚胶电镀，更关注高度均匀性和侧壁形貌。二者共同面临的挑战是铜的晶粒长大与再结晶——在温度循环中，铜晶粒会逐渐粗化，导致力学性能退化，进而加速界面裂纹扩展。

电流密度：10~30 mA/cm²
电镀液温度：20~25 ℃
Cu²⁺浓度：60~80 g/L
H₂SO₄浓度：150~180 g/L
添加剂：加速剂+抑制剂+整平剂
目标厚度：15~50 μm
厚度均匀性：<±5% (within die)

三、关键尺寸参数与典型应用场景

TSV与铜柱的尺寸参数直接决定了互连密度、电学性能和可靠性裕度。下表汇总了典型参数范围及其对可靠性的影响方向。

典型应用场景包括：2.5D转接板（Interposer）中TSV连接上下层芯片、3D NAND与HBM中的TSV堆叠、Chip-on-Wafer与Wafer-on-Wafer键合中的铜柱互连，以及Fan-Out封装中的铜柱与RDL协同。不同场景下，温度循环条件差异显著：消费级产品可能经历-40~85℃，而汽车电子要求-55~150℃，对界面可靠性的要求逐级提升。

四、可靠性挑战概述与常见误区

温度循环下，TSV与铜柱面临的核心失效模式包括：铜挤出（Cu protrusion）、界面分层（delamination）、IMC脆化与裂纹、焊料疲劳开裂、以及阻挡层失效导致的铜扩散。其中铜挤出是TSV最典型的失效形式——高温时铜膨胀受硅约束，产生巨大压应力，冷却后无法完全恢复，导致铜从硅表面挤出，顶破上层介质层。

另一个误区是只关注铜柱本身而忽略TSV与铜柱的串联效应。在实际封装中，TSV和铜柱往往位于同一电学路径上，温度循环时二者变形不协调，会在中间连接层产生附加剪切应力。因此，可靠性评估必须从“单结构”走向“互连链”视角，把TSV、RDL、铜柱、IMC、焊料和基板作为一个系统来考虑。