2. 半导体金属化基础
在CMOS工艺中，金属化的本质是解决“如何把电信号可靠地送进和送出晶体管”的问题。器件做在硅表面，而外部世界在封装引脚上，中间必须依靠金属薄膜、接触孔、通孔和互连线完成电学连接。理解金属化，先要区分两个层次：接触是金属与半导体之间的界面，互连是金属与金属之间的连接。接触决定载流子能否顺利进入硅，互连决定信号在芯片内跑得多快、多稳。
一、互连与接触：两个不同层次的界面
接触发生在金属与硅（或硅化物）之间，典型结构是Ti/TiN阻挡层加W塞，再与Al或Cu互连。互连则发生在金属层之间，例如M1到M2通过通孔连接，层间用低k介质隔离。接触的核心指标是接触电阻，互连的核心指标是方块电阻和电迁移寿命。两者失效模式也不同：接触不良表现为开路或高阻，互连失效常表现为短路、断路或电阻漂移。
一句话记忆：接触看“界面势垒”，互连看“线宽与电阻率”。
二、欧姆接触与肖特基接触
金属与半导体接触后，费米能级对齐会在界面形成势垒。若势垒很低或隧道效应很强，电流-电压关系近似线性，称为欧姆接触；若势垒较高且整流特性明显，称为肖特基接触。CMOS源漏接触必须做成欧姆接触，否则驱动电流被界面压降吃掉，器件速度下降、功耗上升。
实现欧姆接触的常用手段是重掺杂。当硅表面掺杂浓度达到1E20 cm⁻³以上，耗尽层极薄，载流子以隧穿方式通过势垒，接触电阻显著降低。因此源漏注入剂量通常很高，并在接触孔底部保留高浓度掺杂。另一个手段是硅化物，如TiSi₂、CoSi₂或NiSi，把金属-硅界面转成金属-硅化物-硅界面，进一步降低势垒和电阻。
三、接触电阻与方块电阻
接触电阻通常用比接触电阻率ρc表示，单位Ω·cm²。它由势垒高度、掺杂浓度和界面质量共同决定。接触孔尺寸越小，接触电阻越大，因此先进工艺中接触孔底部需要高浓度掺杂和硅化物。工程上常用传输线模型（TLM）提取ρc，通过测量不同间距的接触电阻，拟合出接触电阻和方块电阻。
方块电阻Rsh表示单位方块的薄层电阻，单位Ω/□。对于均匀薄层，R = Rsh × L/W。金属互连的方块电阻与厚度成反比，与电阻率成正比。Cu的电阻率约1.7 μΩ·cm，Al约2.7 μΩ·cm，因此先进工艺转向Cu互连。但Cu扩散快，必须用Ta/TaN或Ti/TiN阻挡层包覆。
| 参数 | 物理含义 | 典型值/影响 |
|---|---|---|
| 比接触电阻率 ρc | 单位面积接触电阻 | 1E-8～1E-7 Ω·cm²（欧姆接触） |
| 方块电阻 Rsh | 薄层单位方块电阻 | 金属0.05～0.5 Ω/□；多晶硅10～100 Ω/□ |
| 接触孔尺寸 | 决定接触面积 | 越小电阻越大，需高掺杂补偿 |
| 阻挡层厚度 | 阻止金属扩散 | Ti/TiN 5～30 nm，过厚增加电阻 |
四、金属化在CMOS流程中的位置
CMOS前道（FEOL）完成晶体管、源漏注入和激活退火后，进入后道（BEOL）金属化。典型顺序是：接触孔刻蚀→Ti/TiN阻挡层沉积→W塞沉积与CMP→M1 Al/Cu沉积与图形化→层间介质→通孔→M2……直到钝化。接触孔是FEOL与BEOL的桥梁，Ti/TiN阻挡层在这里承担关键角色：Ti降低接触势垒，TiN阻挡W和Si互扩散，同时作为粘附层。
典型接触模块流程：
1. ILD沉积（SiO2/低k）
2. 接触孔光刻 + 刻蚀
3. 接触孔清洗（去除聚合物）
4. Ti/TiN 溅射（PVD/ALD）
5. W CVD 填充
6. W CMP 平坦化
7. M1 金属沉积与图形化
Ti/TiN不是“越厚越保险”。TiN过厚会占据接触孔体积，使W塞有效截面积减小，接触电阻上升；Ti过厚则可能与Si过度反应形成高阻相。工艺窗口需要平衡阻挡能力与电阻。
五、常见误区与复盘
- 误区一：只关注方块电阻，忽略接触电阻。先进节点中接触电阻可占器件总串联电阻的30%以上，接触孔底部掺杂和硅化物必须同步优化。
- 误区二：把肖特基接触当成欧姆接触用。源漏接触若势垒过高，I-V出现整流，驱动电流下降，需通过重掺杂或硅化物修正。
- 误区三：阻挡层只考虑扩散阻挡。Ti/TiN还影响粘附、应力、接触电阻和W填充质量，需综合评估。
- 误区四：忽略界面清洗。接触孔底部的自然氧化层和聚合物残留会显著抬高接触电阻，清洗步骤不可省略。
复盘时建议用TLM结构分别提取ρc和Rsh，结合SEM检查接触孔形貌和Ti/TiN覆盖，再用I-V曲线判断接触是否欧姆。只有把“界面”和“互连”分开测量、分开优化，金属化工艺才能稳定可控。