2. 互连材料演进

在集成电路制造的前几十年，铝（Al）与二氧化硅（SiO₂）构成的互连体系一直是主流选择。然而，随着工艺节点进入深亚微米（0.25μm 以下），互连延迟（RC Delay）逐渐超越门延迟，成为制约芯片性能提升的首要瓶颈。这一根本性变化驱动了互连材料的两次重大革命：导电金属从铝转向铜，介质层从SiO₂转向低k材料。

2.1 铝/二氧化硅体系的局限性

铝/SiO₂体系在0.5μm及以上节点表现良好，但在更小尺寸下暴露出三大核心问题：

• 电阻率过高：铝的电阻率约为 2.7 μΩ·cm，在窄线宽下受尺寸效应影响进一步升高。
• 电迁移（EM）抗性差：铝原子在电流应力下易沿晶界迁移，导致空洞或小丘失效。
• 介质介电常数高：SiO₂的k值约为3.9~4.2，在窄间距下产生严重的线间寄生电容。

2.2 铜互连的引入与优势

铜（Cu）在1997年由IBM率先引入0.18μm量产工艺，标志着互连金属的根本性转变。铜相比铝具有以下优势：

2.3 低k介质的演进路线

在引入铜的同时，介质层也从SiO₂向低k材料演进。低k材料的核心目标是降低线间寄生电容，从而减小RC延迟和串扰噪声。

下图展示了从SiO₂到超低k（ULK）介质的材料演进路径与k值变化：

2.4 各代技术节点的互连材料选择

下表总结了从0.25μm到7nm各主要技术节点的互连材料组合与关键特征：

2.5 从铝到铜的工艺整合挑战

铜互连的引入不仅仅是金属替换，更带来了整套工艺整合方案的变革。下图对比了铝互连与铜互连的核心工艺流程差异：

2.6 材料转变的动因总结

从铝/SiO₂到铜/低k的转变，本质上是性能驱动与物理极限共同作用的结果。以下从三个维度总结转变动因：

• 电学性能维度：铜的低电阻率直接降低互连电阻R；低k介质降低线间电容C。两者协同作用使RC延迟降低40%~60%。
• 可靠性维度：铜的电迁移寿命比铝高1~2个数量级，满足更高电流密度需求；低k介质虽机械强度弱，但通过阻挡层和密封层设计可满足可靠性要求。
• 工艺集成维度：铜大马士革工艺消除了铝刻蚀中的“金属残留”和“侧壁损伤”问题，但引入了CMP凹陷、阻挡层厚度控制、低k损伤等新挑战。