3. 浅结工程概述

在先进 CMOS 工艺中，源漏结深（Xj）不断缩小，浅结工程成为决定器件性能、短沟道效应控制与可靠性的关键环节。所谓浅结，通常指源漏区及源漏延伸区（Source/Drain Extension，SDE）中掺杂剖面在纵向上的深度被压缩到数十纳米甚至十几纳米量级，同时要求掺杂浓度高、激活充分、结面陡峭。它并不是单纯“把结做浅”，而是在深度、浓度、陡度、缺陷与接触电阻之间取得平衡。

一、浅结的定义与判据

从工艺角度，浅结可以用三个核心参数描述：

• 结深 Xj：掺杂浓度等于衬底背景浓度处距表面的深度，通常以 nm 计。
• 方块电阻 Rs：反映激活浓度与载流子迁移率的综合结果，浅结往往伴随 Rs 上升。
• 结面陡度：浓度从高到低过渡的斜率，陡度越大，短沟道效应越易控制。

在 28 nm 及以下节点，源漏延伸区的 Xj 常被要求控制在 10～20 nm 以内；到 7 nm 及以下，有效结深进一步压缩，并借助外延、原位掺杂、毫秒退火等手段实现高激活与低缺陷。浅结的判据不是单一深度，而是“电学有效结深”——即真正贡献载流子输运的激活掺杂分布所对应的深度。

二、源漏延伸区（SDE）的特殊要求

源漏延伸区是沟道与重掺杂源漏之间的浅、轻掺杂过渡区，其作用是降低沟道边缘电场、抑制热载流子效应，并为沟道提供低阻通路。SDE 对浅结工程提出了比源漏更苛刻的要求：

• 极浅结深：SDE 的 Xj 通常比源漏区更浅，以抑制短沟道效应中的漏致势垒降低（DIBL）。
• 高激活浓度：需要足够高的载流子浓度以降低延伸区电阻，避免开态电流被串联电阻限制。
• 陡峭的横向与纵向结面：横向陡度影响有效沟道长度，纵向陡度影响结电容与漏电。
• 低缺陷与低界面态：退火不足会残留非晶损伤，退火过度则引起扩散展宽。

因此，SDE 的浅结工程往往需要在“激活”与“扩散”之间寻找极窄的工艺窗口，这也是毫秒退火技术被引入的根本原因。

三、超浅结（USJ）面临的核心挑战

当结深进入 20 nm 以下，传统退火方式难以同时满足高激活与低扩散。超浅结的主要挑战可归纳为以下四类：

1. 激活与扩散的矛盾：提高退火温度可提升激活率，但热预算增加会导致掺杂原子显著扩散，结深展宽。
2. 瞬态增强扩散（TED）：离子注入引入的间隙原子在退火中促进硼、磷等掺杂原子异常扩散，使结深难以控制。
3. 固溶度限制：即使温度足够，掺杂原子在硅中的平衡固溶度有限，过量掺杂难以全部激活。
4. 缺陷与漏电：退火不足残留非晶层和端部缺陷，导致结漏电增加、噪声恶化。

四、浅结与器件性能的关系

浅结参数直接映射到器件的关键电学指标，其关系可通过下表理解：

浅结参数	对器件性能的影响	典型优化方向
结深 Xj 减小	抑制 DIBL 与短沟道效应，但 Rs 可能上升	毫秒退火 + 低能注入
激活浓度提高	降低 SDE 电阻，提升开态电流 Ion	提高峰值温度、缩短停留时间
结面陡度增加	改善亚阈值摆幅，降低关态漏电	抑制 TED、控制退火升温速率
缺陷密度降低	减少结漏电与随机电报噪声	优化注入条件与退火窗口
接触电阻降低	提升驱动能力与速度	高浓度激活 + 界面工程

从器件物理看，浅结工程的核心目标是在保持低漏电的前提下最大化驱动电流。这要求 SDE 区域既有足够低的电阻，又不显著展宽结深。毫秒退火之所以关键，正是因为它能在毫秒级时间内将表面温度推至 1200 ℃ 以上，实现高激活，同时把热预算压缩到极低水平，从而抑制扩散。

五、案例：某 14 nm 节点 SDE 工艺窗口复盘

某 14 nm FinFET 工艺中，SDE 采用硼离子注入后，分别尝试三种退火方案：

方案 A：尖峰退火 1050 ℃ / 1 s
  → Xj = 22 nm，Rs = 620 Ω/sq，Ion 偏低，DIBL 明显

方案 B：毫秒退火 1250 ℃ / 1 ms
  → Xj = 14 nm，Rs = 480 Ω/sq，Ion 提升 12%，DIBL 改善

方案 C：毫秒退火 1300 ℃ / 0.5 ms
  → Xj = 12 nm，Rs = 510 Ω/sq，漏电上升，可靠性退化

复盘结论：方案 B 在激活与扩散之间取得最佳平衡；方案 C 虽然结深更浅，但过高的热冲击引入缺陷，导致漏电恶化。这说明浅结工程不是“越浅越好”，而是在电学有效结深、激活率与缺陷之间寻找最优工艺窗口。

综上，浅结工程是先进 CMOS 中连接注入、退火与器件性能的桥梁。理解浅结定义、SDE 的特殊要求、超浅结挑战及其与器件性能的映射关系，是后续掌握毫秒退火工艺窗口设计与优化的基础。