1. 航空航天电子电源完整性验证导论

电源完整性（Power Integrity，PI）研究的是从电源输出端到芯片供电引脚这一整条供电路径上，电压、电流与阻抗是否始终处于受控状态。它关心的核心问题可以概括为一句话：负载在任意时刻需要多少电流，供电网络能否在允许的电压偏差内、以足够快的响应把电流送到。对地面消费电子而言，PI 通常围绕 DC 压降、去耦电容配置和电源噪声展开；而在航空航天电子系统中，同一套问题被叠加了更严苛的约束，验证目标也随之扩展。

一、电源完整性的基本定义与物理内涵

从电路角度看，任何供电网络都可以等效为“电源 + 传输路径阻抗 + 负载动态电流”的组合。负载电流发生阶跃变化时，路径上的寄生电感与电阻会产生瞬时压降，其简化关系为：

ΔV ≈ L·(di/dt) + R·i + ∫i dt / C

L：供电路径寄生电感（含封装、过孔、平面）
R：路径直流电阻
C：去耦电容与平面电容
di/dt：负载电流变化率

这条关系式揭示了 PI 的三类基本矛盾：直流压降由 R 决定，高频瞬态由 L 决定，中低频波动由 C 与稳压环路共同决定。因此 PI 验证不是单一指标的测量，而是对“阻抗—频率”特性的整体评估。工程上常用目标阻抗法：在给定允许纹波 ΔV 和最大动态电流 I_max 下，要求供电网络在关注频段内的阻抗低于 Z_target = ΔV / I_max。例如某 1.0 V 数字负载允许 ±3% 纹波，即 ΔV = 30 mV，最大阶跃电流 2 A，则 Z_target = 15 mΩ，从 DC 到数百 MHz 都需满足。

二、航空航天电子系统的特殊要求

航空航天电子与普通工业电子的差别，不在于 PI 原理不同，而在于约束条件成倍收紧，主要体现在以下几个方面。

• 宽输入范围与瞬态严酷：机载 28 V 母线在启动、切换、负载突卸时可能出现数十伏的浪涌或跌落，MIL-STD-704、DO-160 等标准对电压瞬态、尖峰和中断都有明确规定，前端电源必须在这些条件下仍维持后级稳定。
• 环境应力叠加：温度范围常达 −55 ℃～+125 ℃，振动、冲击、低气压和辐照会改变电容容值、ESR 与器件寿命，去耦网络在极端温度下的阻抗可能显著恶化。
• 高可靠与冗余：供电常采用双余度或 N+1 冗余，并联均流、故障隔离和母线切换会引入额外的阻抗与环路，PI 验证必须覆盖单路失效后的剩余供电能力。
• 低功耗与轻量化：每克重量、每瓦功耗都有代价，去耦电容不能无限堆叠，需要在阻抗达标与体积重量之间取得平衡。
• 长寿命与不可维修：卫星、深空探测器无法现场更换器件，PI 设计必须考虑电解电容干涸、焊点疲劳等退化机制，验证需包含寿命末期的裕度评估。

三、验证目标与全流程概览

PI 验证的总体目标是：证明供电网络在全部规定工况下，负载端电压始终处于器件允许范围，且具有可量化的裕度。围绕这一目标，验证工作可分为五个相互衔接的阶段，下图给出其结构与数据流向。

五个阶段并非单向串行。仿真与测试结果若显示阻抗在某个频段超出目标，需要回到去耦网络或平面结构重新设计；环境试验后若发现容值退化导致低频阻抗抬升，则要重新评估寿命末期裕度。这种“设计—验证—反馈”的闭环，是航空航天 PI 工作的常态。

四、从指标到可执行验证的示例

以一个机载数字信号处理板为例说明指标如何落地。该板由 28 V 母线经 DC/DC 变换为 1.2 V 内核电源，负载为 FPGA，最大动态电流 3 A，允许电压偏差 ±2.5%，即 ΔV = 30 mV。据此计算目标阻抗：

Z_target = ΔV / I_max = 30 mV / 3 A = 10 mΩ

关注频段：DC ~ 200 MHz
（覆盖 DC/DC 环路带宽、板级去耦、封装与片上去耦）

验证时，先在 DC～200 MHz 范围内测量 PDN 阻抗曲线，确认各频段均低于 10 mΩ；再用电子负载或实际 FPGA 加载产生 3 A 阶跃，观察内核电压跌落是否小于 30 mV、恢复时间是否满足时序要求。若在 1～10 MHz 区间出现阻抗峰，通常意味着体电容与陶瓷电容之间存在反谐振，需要调整电容组合或增加阻尼。温度试验后应在高温和低温端点重复上述测量，因为多层陶瓷电容在偏压和温度共同作用下容值可能下降 30% 以上，直接抬高该频段阻抗。