4. 实时仿真步长与调度性能评估

在航空航天HIL（硬件在环）系统中，实时仿真步长与调度性能共同决定了闭环试验的可信度。步长决定了模型被数值积分的频率，调度决定了这些计算能否在截止时间前完成。二者不是独立参数：步长越小，模型精度通常越高，但每个控制周期内的计算负载、中断频率和总线通信量都会上升，调度裕度随之收窄。评估的核心，就是找到“精度可接受”与“实时性可保证”之间的平衡点，并识别出真正制约系统性能的瓶颈环节。

步长选择：精度与实时性的第一道权衡

实时仿真步长 Ts 是模型解算的离散时间间隔。对连续系统，步长过大会引入离散化误差，表现为相位滞后、幅值衰减甚至数值不稳定；步长过小则使单位时间内的解算次数成倍增加。工程上常用经验约束：对含高频动态的飞控/舵机模型，步长应使系统最高关注频率 f_max 满足 Ts ≤ 1/(20·f_max)。例如关注 50 Hz 的舵回路动态，步长宜取 1 ms 或更小；若仅关注 5 Hz 的慢变气动通道，1 ms 已绰绰有余。

但步长不能只由精度决定。设模型单步解算耗时为 Tc，则单核利用率 U = Tc / Ts。当 U 接近 1 时，任何抖动都会导致超时。实际工程中通常要求 U ≤ 0.7，为中断、通信和调度留出裕度。因此步长选择是一个双向约束：先由精度定出上限，再由计算负载定出下限，可行区间往往很窄。

实时调度策略与任务优先级

HIL实时操作系统通常采用抢占式优先级调度，常见策略包括固定优先级抢占（如 Rate Monotonic，RM）和最早截止优先（EDF）。RM 按周期分配优先级：周期越短，优先级越高。对多速率模型，这正好与“高频任务更紧急”的直觉一致。EDF 则按截止时间动态排序，理论利用率上限更高，但实现复杂、抖动分析更难，航空领域多用于对确定性要求稍低的场景。

任务优先级分配应遵循三条原则：第一，中断服务程序和最紧迫的I/O任务优先级最高，保证采样与输出不丢帧；第二，周期短的控制任务优先于周期长的监控任务；第三，非实时任务（日志、人机界面、数据存储）放在最低优先级，避免抢占实时任务。优先级反转是常见隐患：当低优先级任务持有高优先级任务所需的互斥量时，高优先级任务会被中等优先级任务间接阻塞。解决方法是使用优先级继承或优先级天花板协议。

中断响应时间与抖动测量

中断响应时间指从中断信号到达CPU到中断服务程序第一条指令执行的时间，包括硬件延迟、中断控制器延迟和OS关中断时间。它是HIL实时性的硬指标。测量方法通常是在中断入口翻转一个GPIO，用示波器或逻辑分析仪捕获“中断触发沿—GPIO翻转沿”的时间差。更精细的做法是在ISR入口和出口各打一个时间戳，统计响应时间和执行时间的分布。

评估时不能只看平均值，必须看最坏情况执行时间（WCET）和抖动。一个平均响应 5 μs、最坏 80 μs 的系统，比平均 20 μs、最坏 25 μs 的系统风险更高，因为前者可能在关键时刻错过截止时间。建议连续采集至少 10⁵ 次中断，统计最大值、99.9 分位数和标准差。若最坏值超过步长的 20%，就应视为潜在瓶颈。

瓶颈识别：从指标到根因

当系统出现超时、丢帧或抖动超标时，需要按“信号链”逐级定位。典型瓶颈来源有四类：一是模型解算本身过重，单步耗时接近或超过步长；二是中断过于频繁，CPU大量时间消耗在上下文切换；三是总线通信（如反射内存、EtherCAT）阻塞，导致I/O数据到达延迟；四是优先级配置不当，低优先级任务长时间占用CPU或持有锁。

识别方法建议按以下顺序展开：先用CPU负载监测工具查看各任务的实际执行时间与空闲时间；再用示波器测量关键中断的响应时间分布；然后检查是否存在优先级反转或长时间关中断；最后核对总线周期与步长是否匹配。若单步解算耗时占步长比例超过70%，优先考虑模型降阶、代码优化或将部分模型下移到FPGA；若中断响应最坏值超标，优先检查关中断临界区和中断嵌套配置。

评估闭环与验收建议

一个完整的步长与调度评估应形成闭环：确定精度需求 → 初选步长 → 测量单步耗时 → 计算利用率 → 配置优先级 → 测量中断响应与抖动 → 判断是否满足截止时间 → 必要时调整步长或拆分任务。验收时建议同时记录三组数据：各任务WCET、中断响应时间最大值、以及连续运行30分钟内的超时次数。只有三者都在设计裕度内，才能认为该步长与调度方案可用于正式HIL试验。

实际工程中，步长与调度往往需要多轮迭代。第一轮先保证实时性，第二轮再优化精度，第三轮针对瓶颈做局部加速。每次调整后都应重新测量，而不是凭经验推断。对于航空航天HIL，这种“测量—判断—调整”的闭环，比任何单一参数的最优值都更重要。