4. 实时仿真目标机选型与配置
实时仿真目标机是航电系统硬件在环（HIL）测试平台的“计算与接口中枢”。被测航电件（如飞控计算机、显示控制单元、总线终端）通过真实线缆接入目标机的I/O与总线接口，目标机则在一个严格确定的时间步长内完成模型解算、信号采集、信号输出和总线报文收发。选型与配置的核心不是追求最高主频或最多核数，而是让“处理器架构—实时操作系统—I/O板卡—航电总线接口”四者形成一条可预测、可扩展、可验证的实时链路。
一、处理器架构：先看实时性与确定性，再看算力
航电HIL常见的处理器架构分为三类：x86多核、PowerPC/ARM嵌入式多核、以及FPGA+CPU异构架构。x86平台生态成熟、开发工具丰富，适合模型规模大、需要大量数学运算的场景，例如全机气动模型、发动机模型和液压作动器模型联合仿真；但其缓存层次深、中断延迟受BIOS与电源管理影响较大，必须关闭C-State、P-State和超线程，并绑定CPU核。PowerPC/ARM嵌入式平台在航空领域应用广泛，中断响应和内存访问时间更可预测，适合对抖动要求苛刻的飞控闭环测试。FPGA+CPU异构架构则把高频PWM采集、编码器解码、ARINC 429收发等硬实时任务下沉到FPGA，CPU只负责模型解算和调度，可显著降低主循环抖动。
选型时建议先估算模型的最坏执行时间（WCET）。例如某飞控HIL模型包含六自由度刚体、大气、作动器和传感器模型，在1 kHz步长下要求单步计算不超过400 μs。若在3.0 GHz x86单核上实测WCET为280 μs，则保留约30%余量；若模型扩展到多余度交叉通道比较，WCET可能升至500 μs以上，此时应改用多核并行或提高主频。注意：多核并行会引入核间同步开销，不能简单按核数线性折算。
二、实时操作系统：调度策略与抖动指标
实时操作系统（RTOS）决定任务何时被调度、中断何时被响应。航电HIL常用方案包括VxWorks、RT-Linux（PREEMPT_RT）、QNX和Phar Lap等。选型时重点看三项指标：中断延迟、任务切换时间和时钟抖动。以1 kHz主循环为例，若要求输出信号抖动小于10 μs，则RTOS的中断延迟应稳定在5 μs以内，且不能出现随负载增长而显著恶化的长尾。
配置RTOS时，通常把任务划分为三个优先级：最高优先级处理总线收发和I/O刷新，中优先级执行模型解算，最低优先级负责日志记录和人机界面通信。模型解算任务应采用周期调度，周期等于仿真步长；总线任务可采用中断驱动或高优先级周期任务。需要特别注意的是，日志写盘、网络通信和界面刷新如果与实时任务共享同一CPU，必须做CPU隔离或限流，否则一次磁盘写入就可能造成毫秒级抖动，直接破坏闭环测试的有效性。
三、I/O板卡：模拟量、数字量与特殊功能
I/O板卡是目标机与被测件之间的物理接口。航电HIL中常见的I/O类型包括：模拟输入（采集被测件输出的电压/电流信号）、模拟输出（向被测件注入传感器信号）、数字输入/输出（离散量、开关量）、频率/周期量输入输出（转速、轮速）、以及PWM输出和捕获。选型时要关注通道数、分辨率、采样率、输入范围、隔离方式和同步机制。
例如，某飞控HIL需要采集28路±10 V模拟量、输出16路±10 V模拟量、8路频率量输入和4路PWM输出。若选用16位ADC、采样率100 kS/s的板卡，单通道分辨率约为305 μV，满足一般传感器信号注入需求；但若被测件输出的是4~20 mA电流环，则需额外配置精密采样电阻或选用电流输入板卡。多板卡之间必须共享同一时钟和触发总线，否则不同板卡的采样时刻会漂移，导致模型输入与输出之间出现隐性相位误差。
四、航电总线接口支持：ARINC 429、ARINC 665、MIL-STD-1553B与AFDX
航电总线接口是HIL平台能否接入真实航电件的关键。ARINC 429是低速串行总线，常见速率12.5 kbps或100 kbps，用于大气数据、惯导、无线电高度等单向广播；配置时需明确标签（Label）、SDI、SSM和奇偶校验，并注意高低速混接时的时序余量。MIL-STD-1553B是命令/响应式双冗余总线，速率1 Mbps，用于飞控、任务计算机等关键子系统；HIL中通常配置为总线控制器（BC）或远程终端（RT）仿真模式，需严格模拟响应时间（4~12 μs）和状态字。AFDX基于以太网，速率100 Mbps，采用虚拟链路和双冗余网络，适合航电主干数据流仿真；配置时需设置VL ID、BAG和冗余管理策略。ARINC 665则用于可加载软件和数据传输，HIL中常用于模拟航电件加载过程。
总线接口板卡选型时，除了协议支持，还要确认是否支持硬件时间戳、是否支持错误注入（如奇偶错、位错、超时）、以及是否能在RTOS下提供确定性驱动。错误注入能力对航电HIL尤为重要，因为很多测试用例需要验证被测件在总线故障时的降级逻辑。
五、配置示例：1 kHz飞控HIL目标机
以下给出一个可参考的配置示例，参数属于教学示例，实际选型需根据模型规模和被测件接口清单调整。
处理器：Intel Xeon E-2278GE，8核16线程，3.3 GHz，关闭超线程与C-State
内存：32 GB DDR4 ECC
实时操作系统：RT-Linux PREEMPT_RT，内核隔离CPU 2-7，CPU 0-1用于系统与日志
仿真步长：1 ms（1 kHz）
模型解算：CPU 2-5，WCET实测约320 μs
I/O板卡：
- 模拟输入：32通道，16位，±10 V，100 kS/s，同步采样
- 模拟输出：16通道，16位，±10 V，更新率10 kS/s
- 数字I/O：32路输入/32路输出，光耦隔离，24 V
- 频率量：8路输入，1 Hz~100 kHz，4路PWM输出
航电总线：
- ARINC 429：4发4收，12.5/100 kbps可配，支持Label过滤与错误注入
- MIL-STD-1553B：双冗余，BC/RT模式，响应时间4~12 μs可配
- AFDX：2端口，100 Mbps，支持VL与BAG配置
配置完成后，应通过三项检查确认实时链路可用：第一，在满负载模型下连续运行30分钟，记录主循环抖动，若最大值超过步长的10%（即100 μs），需检查CPU隔离和中断亲和性；第二，用示波器同时观测模拟输出和总线报文触发信号，确认从模型输出到物理接口的延迟稳定；第三，注入一次ARINC 429奇偶错或1553B超时，观察被测件是否按预期进入降级状态，以验证错误注入通道和总线驱动配置正确。