1. 任务载荷实时数据处理全景

任务载荷是无人机、卫星、雷达、光电吊舱等平台真正“干活”的部分：它把物理世界的目标转成可用的信息。常见的任务载荷可以分成几大类。第一类是成像类载荷，包括可见光相机、红外热像仪、多光谱/高光谱成像仪，输出的是按行扫描的像素流，数据率高、空间相关性强。第二类是雷达类载荷，如合成孔径雷达（SAR）、脉冲多普勒雷达，输出的是I/Q复采样数据，需要脉冲压缩、FFT、动目标检测等运算。第三类是电子侦察类载荷，包括通信侦察、雷达告警接收机，输出宽带中频采样，强调频谱检测与参数测量。第四类是通信与数据链载荷，负责调制解调、跳频、组网，输出的是符号流与协议帧。第五类是导航与姿态载荷，如GNSS接收机、IMU，输出低频但要求严格时序的测量值。

这些载荷的数据流特征差异很大，但可以归纳为几个关键维度：采样率、位宽、数据连续性、实时性约束和处理算法类型。例如，一台1K×1K、12bit、100fps的可见光相机，原始数据率约为1.2Gbps；而一部带宽200MHz、14bit、双通道的雷达接收机，I/Q数据率可达11.2Gbps。数据率越高，对处理平台的吞吐、存储和接口带宽要求就越苛刻。

为什么这类任务适合用FPGA而不是通用CPU或GPU？核心在于FPGA的流水线并行和确定性时序。CPU靠指令串行执行，遇到高数据率时容易因缓存未命中、中断响应和操作系统调度产生抖动；GPU虽然并行度高，但受限于PCIe传输和内核启动开销，端到端时延通常在毫秒级且不稳定。FPGA可以把采样、滤波、FFT、检测、打包等步骤做成硬件流水线，每个时钟周期处理一批数据，时延可以精确到时钟周期级别，且不随数据内容变化。此外，FPGA的I/O灵活，能直接对接LVDS、JESD204B、Aurora等高速接口，省去中间转换芯片。

把上面的全景落到具体工程上，可以用一个典型的光电跟踪场景来理解。假设载荷是一台1280×1024、12bit、60fps的红外相机，输出LVDS像素流。FPGA首先通过LVDS接收像素，做非均匀性校正和坏点替换，然后送入中值滤波去噪。接着用Sobel或形态学方法提取目标边缘，再通过连通域标记得到候选目标，最后计算质心坐标并打包成跟踪偏差量，通过UART或以太网输出给伺服控制器。整个链路如果做成流水线，从像素进入到偏差输出可以控制在几十行时间内，例如每行1280像素、时钟100MHz时，一行约12.8μs，若流水线深度为8行，则时延约102μs，远小于5ms的控制周期要求。

再看一个雷达脉冲压缩的例子。假设中频采样率200MSPS、14bit、PRI为100μs，每个PRI内需要完成1024点FFT、频域匹配滤波和IFFT。FPGA可以用流水线FFT IP核，每时钟处理一个采样点，1024点FFT约需1024个时钟，在200MHz时钟下约5.12μs，加上匹配滤波和IFFT，总处理时间约15μs，完全能在一个PRI内完成。如果换成CPU，一次1024点复数FFT加上内存搬运，通常需要几十微秒，且受缓存影响波动大，难以保证每个PRI都不丢数据。

需要强调的是，FPGA不是万能的。它的开发周期长、调试难度大，对于算法复杂但数据率不高的任务，比如慢速目标识别、复杂协议解析，用CPU或SoC可能更经济。实际系统里常见的是FPGA+CPU异构架构：FPGA负责前端高速采集和确定性预处理，CPU负责高层决策和复杂逻辑。理解这一点，才能在后续章节中合理划分软硬件任务边界。

本节的核心结论可以概括为：任务载荷种类多、数据流特征差异大，但实时处理的共同要求是高吞吐、低时延、低抖动；FPGA凭借流水线并行和确定性时序，在高速前端处理中具有不可替代的优势，而合理的异构分工才是工程上最务实的方案。