4. 模拟前端信号调理

多通道同步采集系统的精度上限,往往不在 ADC 本身,而在它前面的模拟前端(AFE)。传感器输出的信号通常幅度小、源阻抗高、带宽和共模电平各异,直接送入 ADC 会同时遇到驱动能力不足、噪声混入、混叠失真和通道间不一致四类问题。模拟前端信号调理的任务,就是把每一路原始信号“整形”成 ADC 能准确量化的标准形态:合适的幅度、受控的带宽、稳定的源阻抗,并且让所有通道在幅度与相位上保持一致。

一、传感器接口:先看源阻抗与输出形态

接口设计的第一步不是选运放,而是确认传感器属于哪一类输出。常见形态包括:单端电压输出(如多数 MEMS 加速度计、霍尔传感器)、差分电压输出(如电桥、差分压力传感器)、电流输出(如 4–20 mA 变送器、光电二极管)、电荷输出(如压电传感器)以及需要激励的阻性电桥。不同形态决定了接口电路是“直接高阻缓冲”“差分转单端”“跨阻放大”还是“电荷放大”。

以压电传感器为例,其输出为电荷量,源阻抗极高(可达 GΩ 级),必须使用电荷放大器,把电荷转换为电压,增益由反馈电容决定:Vout = −Q/Cf。若误用普通电压放大器,电缆电容和输入电容会直接改变灵敏度,导致标定失效。再以光电二极管为例,应使用跨阻放大器(TIA),反馈电阻 Rf 决定增益,反馈电容 Cf 用于补偿相位裕度、抑制振荡。接口选错,后面再好的滤波和 ADC 也无法挽回。

二、放大与阻抗匹配:让信号“够大、够稳”

放大的目标是把传感器满量程输出映射到 ADC 输入量程的 70%–90%,既充分利用动态范围,又留出过冲余量。例如 ADC 为 ±5 V 差分输入,传感器满量程为 ±20 mV,则所需增益约 200–250 倍。增益不宜一次到位,通常采用两级:第一级为低噪声前置放大(增益 10–50),第二级为可调增益级,便于现场标定。

阻抗匹配包含两层含义。其一是源阻抗与放大器输入阻抗的匹配:对高阻传感器,运放输入偏置电流会在源阻抗上产生误差电压,应选择 FET 输入或低偏置电流运放,并让输入阻抗远大于源阻抗(一般 ≥10 倍以上)。其二是驱动阻抗与 ADC 采样网络的匹配:ADC 内部采样电容在采样瞬间会从输入端抽取电荷,若前端输出阻抗过高,采样保持建立时间不足,会产生增益误差和通道间串扰。通常要求前端在 ADC 采样带宽内输出阻抗足够低,必要时加驱动缓冲器,并在差分输入间并联小电容(如 100 pF–1 nF)帮助吸收采样电荷。

三、抗混叠滤波:截止频率由采样率决定

抗混叠滤波器(AAF)的作用是抑制高于奈奎斯特频率 fs/2 的成分,防止其折叠回带内。设计顺序是:先确定有用信号带宽 fsig,再确定采样率 fs,然后让 AAF 在 fsig 内平坦、在 fs−fsig 处已有足够衰减。若采用过采样(如 fs 远高于 2fsig),AAF 的过渡带可以放宽,阶数降低,相位失真也更小。

以一阶 RC 低通为例,截止频率 fc = 1/(2πRC)。若 fsig = 1 kHz、fs = 10 kHz,则奈奎斯特频率为 5 kHz,要求 5 kHz 以上被抑制。一阶 RC 在 5 kHz 处仅衰减约 −3 dB,远不够;改用二阶 Sallen-Key 低通,fc 取 2 kHz,在 5 kHz 处可获约 −16 dB,在 10 kHz 处约 −28 dB。若要求更高,可用四阶或开关电容滤波器。需要注意:滤波器阶数越高,群延迟和相位非线性越明显,多通道同步采集时若各通道滤波器不一致,会引入通道间相位差。

多通道模拟前端信号调理链路 传感器接口 电压/差分/电流 电荷/电桥激励 前置放大 低噪声 · 高输入阻抗 增益 10–50 抗混叠滤波 Sallen-Key / 多阶 f_c 由 f_s 决定 驱动缓冲 低输出阻抗 吸收采样电荷 ADC 采样 差分输入 ±5 V 采样电容抽取 通道一致性设计(N 路并行) 同型号运放 / 同批次 电阻电容 0.1% 匹配 各通道滤波器同参数 群延迟一致 增益/偏置独立校准 消除通道间偏差 同步采样保持 / 同一时钟 避免通道间相位差 抗混叠参数关系(示例) f_sig = 1 kHz,f_s = 10 kHz,f_N = 5 kHz 一阶 RC:f_c = 1/(2πRC),5 kHz 处仅 −3 dB 二阶 Sallen-Key:f_c = 2 kHz,5 kHz 处 ≈ −16 dB 阶数↑ → 相位非线性↑,需权衡群延迟 阻抗匹配要点 源阻抗高 → 选 FET 输入运放,Z_in ≥ 10×Z_s 偏置电流 × 源阻抗 = 误差电压,需核算 ADC 采样瞬间抽取电荷 → 前端输出阻抗要低 差分输入并联 100 pF–1 nF 吸收采样电荷 通道一致性校准反馈

四、通道一致性:同步采集的隐性关键

多通道同步采集不仅要求“同时采样”,还要求各通道在幅度和相位上一致。若通道 1 的滤波器截止频率为 2.0 kHz、通道 2 为 2.2 kHz,在 1 kHz 信号上两者相位差可达数度,做通道间比较或波束合成时会产生明显误差。因此,各通道应使用同型号、同批次运放,电阻电容选用 0.1% 精度,滤波器参数严格一致。

实际工程中,即使器件标称一致,PCB 走线长度、寄生电容和温度梯度仍会带来偏差。常用做法是:在正式采集前注入同一标准信号(如 1 kHz 正弦,幅度为满量程 80%),分别测量各通道输出幅度和相位,计算增益修正系数和偏置修正量,写入采集软件的校准表。例如测得通道 1 幅度 4.02 V、通道 2 幅度 3.96 V,则以通道 1 为基准,通道 2 增益修正系数为 4.02/3.96 ≈ 1.015。相位差若超过允许值(如 0.5°),则需检查滤波器元件或改用同一片多通道运放。

五、一个可参考的前端参数示例

假设某振动采集任务:压电加速度计灵敏度 10 mV/g,量程 ±50 g,信号带宽 0.5 Hz–2 kHz,ADC 为 16 位、±5 V 差分输入、采样率 20 kHz。设计要点如下:

  • 接口:采用电荷放大器,反馈电容 Cf 按满量程输出 4 V 选取,并并联高阻 Rf 提供直流泄放路径。
  • 增益:传感器满量程输出约 500 mV,经电荷放大后约 4 V,再经第二级增益 1 倍缓冲送入 ADC,利用约 80% 量程。
  • 抗混叠:fs = 20 kHz,fN = 10 kHz,有用带宽 2 kHz。采用二阶 Sallen-Key 低通,fc = 3 kHz,在 10 kHz 处衰减约 −20 dB,满足 16 位系统对混叠抑制的基本要求。
  • 阻抗匹配:电荷放大器输出阻抗低,可直接驱动 ADC;若走线较长,增加单位增益缓冲器,并在差分输入端并联 470 pF 电容。
  • 一致性:8 个通道使用同一片四运放或同批次双运放,滤波电阻电容 0.1%,上电后执行一次标准信号校准。
抗混叠滤波器的截止频率不是越高越好。截止频率过高,混叠抑制不足;过低,则有用信号高频段被衰减,且群延迟增大。工程上通常让 fc 位于 fsig 的 1.2–2 倍之间,再根据所需混叠衰减量决定阶数。
多通道系统中,切勿只校准增益而忽略相位。对于需要通道间相位关系的应用(如阵列信号处理、相位差测量),相位一致性往往比幅度一致性更关键,应在全带宽内逐频点测量并修正。

模拟前端信号调理的本质,是在传感器与 ADC 之间建立一条“幅度合适、带宽受控、阻抗稳定、通道一致”的模拟通道。接口决定信号能否被正确拾取,放大和阻抗匹配决定信号能否被稳定驱动,抗混叠滤波决定带外成分能否被有效抑制,而通道一致性决定多路信号能否被公平比较。四者缺一,同步采集的精度都会在模拟端先行损失。