4. 星载雷达载荷系统架构设计

星载雷达载荷不是若干设备的简单堆叠，而是一个以信号链为主线、以供电与热控为约束底座的紧密耦合系统。架构设计的核心任务，是把“波形生成—功率放大—天线辐射—回波接收—低噪放大—变频采样—数字处理—数据下传”这条链路，拆解为可独立研制、可分别验证、又能通过明确接口重新集成的分系统，并让每个接口的电平、频率、时序、阻抗、功耗和热耗都落在可控范围内。

从顶层看，星载雷达载荷通常划分为五个分系统：天线分系统、收发前端分系统、频率源分系统、数字处理分系统，以及供电与热控分系统。前四者构成信号主链，后者是支撑链。架构设计要回答三个问题：信号在哪里产生、在哪里被放大和变换、在哪里被数字化；各分系统之间用什么接口连接；当供电波动、温度漂移或时序偏差出现时，链路如何保持稳定。

信号主链的起点是频率源分系统。它产生雷达所需的相干本振（LO）和采样时钟（CLK），其相位噪声直接决定脉压后的旁瓣电平和多普勒测速精度。以 X 波段星载 SAR 为例，若要求距离向旁瓣低于 -25 dB，频率源在 1 kHz 偏移处的相位噪声通常需优于 -100 dBc/Hz。频率源一般由高稳晶振、锁相环、分频与倍频链路组成，输出多路本振和时钟，分别送往收发前端和数字处理分系统。接口上，本振多用同轴或微带传输，时钟则常用 LVDS 差分对，以保证低抖动和抗共模干扰。

数字处理分系统承担波形产生与回波处理双重角色。发射时，它通过 DAC 生成线性调频信号或相位编码波形，经中频或直接射频调制后送往收发前端；接收时，ADC 对中频回波采样，随后在 FPGA 或专用处理器中完成数字下变频、脉冲压缩、运动补偿和成像处理。以带宽 100 MHz、脉宽 20 μs 的线性调频信号为例，若采样率取 120 MSPS，则距离向采样点约 2400 点，脉压后理论距离分辨率约 1.5 m。数字处理分系统与频率源之间需要严格同源时钟，否则采样时刻漂移会破坏相干性。

收发前端分系统是发射通道与接收通道的共用节点。发射支路将数字处理送来的低功率波形放大到天线所需的射频功率，经环形器送入天线；接收支路则通过限幅器和低噪放，把微弱的回波信号放大并变频到中频，再交给数字处理。收发隔离度是这里的关键参数：若发射泄漏过大，会压缩 LNA 甚至烧毁接收链路，工程上通常要求收发隔离不低于 60 dB。环形器、收发开关和限幅器的插入损耗、耐受功率和恢复时间，都需要在架构阶段与天线、数字处理共同确认。

天线分系统决定波束形状、扫描范围和辐射效率。有源相控阵天线由大量 T/R 组件构成，每个组件内部又包含功放、低噪放、移相器和衰减器。架构设计需要明确阵面规模、单元间距、馈电方式和波束控制接口。以 64×64 阵面、单元间距半波长为例，阵面尺寸约 0.5 m×0.5 m，波束宽度约 2°。天线与收发前端之间的接口数量可能多达数百路，因此常采用高密度射频连接器或盲插结构，同时把波束控制码通过 CAN 或 RS-422 总线下发。

供电与热控分系统虽然不直接处理信号，却决定整机能否在轨稳定工作。一次母线通常为 28 V，经二次电源转换为 +5 V、±12 V、3.3 V 等多路电压，分别供给数字处理、频率源和收发前端。供电架构要关注浪涌电流、电磁兼容和单点失效隔离。热控方面，功放和 T/R 组件是主要热源，热耗可达百瓦量级，需通过导热板、热管和辐射器把热量导出。温度遥测点应覆盖 PA 结温、T/R 组件壳温和频综温漂，当温度超过阈值时，可通过降功率或调整波束驻留时间进行保护。

接口关系是架构设计的落脚点。射频接口需明确频率、功率、阻抗和连接器型号；时钟接口需明确电平标准、抖动和相位关系；控制接口需明确协议、速率和时序；供电接口需明确电压、电流和上电顺序；热接口需明确安装面平整度、导热介质和热阻要求。下表给出一组示例性接口约定，用于说明架构文档中应包含的字段。

在实际工程中，架构设计往往从链路预算反推各分系统指标。例如，若要求雷达方程解算后的接收信噪比不低于 13 dB，则需把总噪声系数、天线增益、发射功率和积累脉冲数分配到各分系统。假设天线增益 35 dBi、发射功率 40 dBm、接收链路噪声系数 3 dB、带宽 100 MHz，则可根据雷达方程估算作用距离，再据此调整 T/R 组件数量或脉压增益。这种“指标—分系统—接口”的闭环，是星载雷达载荷架构设计区别于普通电子设备设计的关键。

最后需要强调，星载环境带来的真空、辐照和温度交变，会改变器件参数和接口特性。架构设计时应预留裕量：功放降额使用、时钟链路选用抗辐照器件、热控设计考虑极端工况。只有把信号链、供电链和热链放在同一张架构图上统一权衡，才能形成可集成、可测试、可上星的载荷方案。