2. 星载计算平台体系结构

星载数据处理平台的体系结构选择，本质上是在“算力、功耗、抗辐照能力、灵活性、研制周期与成本”之间做多目标折中。与地面计算平台不同，星上设备一旦发射便难以更换，且长期暴露在空间辐射环境中，因此处理器件的选型不能只看峰值算力，还要看它在单粒子翻转（SEU）、单粒子锁定（SEL）、总剂量效应（TID）下的行为，以及系统能否通过冗余、纠错和重构来容忍这些故障。

本节围绕五类主流实现路径展开：抗辐照通用处理器（CPU）、现场可编程门阵列（FPGA）、图形处理器（GPU）、专用集成电路（ASIC）以及片上系统（SoC）。理解它们的资源特征与性能边界，是后续做性能建模和优化决策的前提。

一、五类器件的定位与资源特征

抗辐照处理器以通用指令集为核心，典型代表如经过辐照加固的 PowerPC、SPARC 或 ARM 内核。它的优势是软件生态成熟、控制流灵活、适合任务调度、协议处理和分支复杂的算法；弱点是峰值算力有限，通常单核在百 MIPS 到千 MIPS 量级，且深流水、大缓存对 SEU 敏感，需要 EDAC 保护。它更适合作为星务管理、载荷控制与数据分发的主控，而不是重计算核心。

FPGA 以可编程逻辑阵列和 DSP 切片为核心资源，天然适合数据流并行、流水线处理和接口桥接。它的关键资源包括查找表（LUT）、触发器（FF）、DSP48 乘法累加单元、块 RAM（BRAM）以及高速收发器（SerDes）。抗辐照 FPGA 或采用三模冗余（TMR）加固的商用 FPGA，可以在轨重构，兼顾性能与灵活性。其性能边界通常由时钟频率（100～300 MHz 量级）、DSP 数量和布线拥塞共同决定，适合雷达、图像预处理、FFT、卷积等规则并行任务。

GPU 拥有大量 SIMT 流处理器，峰值浮点算力可达数百 GFLOPS 至 TFLOPS 量级，适合大规模矩阵运算、深度学习和高吞吐图像处理。但 GPU 的功耗高、对辐射敏感、需要复杂的内存层次管理，星上应用多采用经过筛选或加固的嵌入式 GPU，并配合看门狗与结果校验。它的性能边界受功耗预算、散热能力和内存带宽限制，不能简单按地面峰值算力折算。

ASIC 为特定算法定制，能实现最高的能效比和最小的面积，一旦流片成功，性能、功耗和可靠性都可精确控制。代价是研制周期长、NRE 成本高、算法固化后无法修改。它适合算法稳定、批量大、对功耗和抗辐照要求极高的场景，例如专用星上解调、压缩或加密芯片。

SoC 将处理器核、FPGA 逻辑、DSP、存储控制器和高速接口集成在单芯片内，典型如 Zynq 系列或抗辐照 SoC。它把“控制”和“计算”放在同一硅片上，减少板级互连，降低功耗和体积，是当前星载平台的重要趋势。其性能边界取决于片内异构资源的分配与片内总线带宽，需要避免处理器与逻辑争抢 DDR 带宽。

二、选型依据：从任务画像到器件匹配

选型的第一步不是比较器件参数，而是把任务画像写清楚。需要回答几个问题：算法是控制密集型还是数据密集型？数据率是多少，是否需要实时流水？算法是否会迭代升级？功耗和散热预算有多少？目标轨道和寿命对应的总剂量是多少？只有这些约束明确后，器件的“性能边界”才有意义。

以一幅 2048×2048、16 bit 的遥感图像为例，单帧数据量约 8 MB。若要求在 1 s 内完成 5×5 卷积和阈值分割，卷积运算量约为 2048×2048×25×2 ≈ 2.1×10⁸ 次乘加。若用 200 MHz 的抗辐照 CPU，假设每周期完成 1 次乘加，理论需要约 1.05 s，已接近甚至超过时限；而用含 900 个 DSP 的 FPGA，在 200 MHz 下若每个周期并行处理 900 次乘加，理论仅需约 1.2 ms，余量充足。这个简单估算说明：规则并行任务应优先考虑 FPGA 或 GPU，而不是靠提高 CPU 主频硬扛。

抗辐照等级是另一条硬约束。低轨短寿命任务可选用经过筛选的商用器件配合 TMR 和 EDAC；中高轨长寿命任务则必须关注 TID 指标，例如 100 krad(Si) 以上，并评估 SEL 是否会导致不可恢复的锁定。对于 GPU 这类复杂器件，往往需要额外的屏蔽、限流和定期刷新，系统设计复杂度显著上升。

三、性能边界：不要用峰值算力代替可用算力

器件的峰值算力只是上限，实际可用算力受存储带宽、互连带宽、功耗和辐射容错开销共同压制。FPGA 的 DSP 数量再多，如果 BRAM 带宽不足或布线拥塞，时序无法收敛，实际频率可能从 200 MHz 降到 120 MHz；GPU 的 TFLOPS 再高，如果数据搬运受限于星上低速总线，利用率可能不足 20%；CPU 加上 TMR 后，面积和功耗约增加两倍以上，有效算力反而下降。

因此，评估性能边界时应建立“资源—带宽—功耗”三角约束：先看片内存储和外部 DDR 能否喂饱计算单元，再看功耗预算是否允许全速运行，最后看容错机制带来的额外开销。一个实用的判断方法是计算“每瓦有效算力”和“每兆字节带宽可支撑的算力”，而不是只比较器件手册上的峰值数字。

四、典型组合与边界判断

当前星载平台常见三种组合。第一种是“抗辐照 CPU + 抗辐照 FPGA”，CPU 负责星务管理、任务调度和数据分发，FPGA 负责载荷数据预处理和接口协议，灵活性和可靠性平衡较好，适合多数遥感与通信载荷。第二种是“SoC + GPU”，SoC 做控制与接口，GPU 承担深度学习和高吞吐图像处理，适合智能感知任务，但必须解决功耗和散热问题。第三种是“ASIC + FPGA”，ASIC 完成固定的高速解调或压缩，FPGA 做协议适配和重构逻辑，适合批量大、算法稳定的场景。

判断边界是否被突破，可以观察几个信号：FPGA 时序报告出现负裕量、DSP 利用率超过 80% 后频率明显下降、GPU 因功耗墙降频、CPU 因 TMR 和 EDAC 导致中断响应变慢、DDR 带宽利用率长期高于 70%。一旦出现这些情况，说明当前器件已接近其性能边界，需要调整算法划分、降低数据精度、增加并行通道或更换器件组合。

总之，星载计算平台的体系结构选择没有唯一最优解，只有与任务约束最匹配的解。理解五类器件的资源特征和性能边界，是为了在算力、功耗、抗辐照、灵活性和成本之间做出可解释、可验证的工程决策，而不是盲目追求峰值指标。