2. NAND Flash物理特性与星载适用性

星载固态存储的核心介质是NAND Flash，它的可靠性边界几乎全部由浮栅这一物理结构决定。理解浮栅如何被充放电、电荷如何泄漏、读操作如何悄悄改变阈值，是后续寿命建模与可靠写入策略的物理基础。本节从器件结构出发，逐层展开编程/擦除机制、读干扰、保持特性、坏块成因，并给出空间环境下退化规律的工程判断方法。

浮栅结构与存储单元的基本原理

NAND Flash的基本存储单元是浮栅晶体管（Floating Gate Transistor）。它在控制栅（Control Gate）与沟道之间插入一层多晶硅浮栅，浮栅上下分别被隧穿氧化层（Tunnel Oxide）和阻挡氧化层（Blocking Oxide）包围。浮栅四周绝缘，正常工作时电荷无法自由进出，因此可以长期保存电荷。电荷量决定晶体管的阈值电压Vth：浮栅中注入电子越多，Vth越高，读操作时该单元越难导通。

以SLC（单层单元）为例，一个单元只存1 bit，通过一个参考电压Vref区分“1”（擦除态，Vth低）和“0”（编程态，Vth高）。MLC/TLC则把Vth窗口切成4/8个区间，每个区间对应一个编码状态。区间越多，相邻状态之间的Vth余量越小，对读干扰、保持泄漏和编程噪声的容忍度越低。星载存储若采用TLC，必须预留更大的纠错余量，否则在轨运行几年后误码率会快速上升。

编程与擦除机制

NAND的编程基于Fowler-Nordheim隧穿或热电子注入。以增量步进脉冲编程（ISPP）为例：控制栅加一个约15～20 V的编程脉冲，沟道接地，电子穿过隧穿氧化层进入浮栅，Vth上升；随后施加一个较小的读验证脉冲，判断是否达到目标Vth。若未达到，则编程电压增加一个步进ΔVpp（典型0.2～0.5 V），再次编程并验证，直到所有目标单元都进入目标状态。ISPP的步进越小，Vth分布越窄，但编程时间越长。

擦除则相反：在衬底加高压（约20 V），控制栅接地，浮栅中的电子被拉回衬底，Vth下降。擦除以块（Block）为单位，典型块大小为128 KB～1 MB。擦除同样需要验证，若未擦干净则继续施加擦除脉冲。编程/擦除循环（P/E Cycle）会反复拉伸隧穿氧化层，逐渐在氧化层中产生陷阱电荷和界面态，这是后续Vth漂移和坏块产生的根源。

读干扰：读操作如何改变数据

读操作本身也会改变Vth。当对某个字线施加读电压Vread时，同一块内未被选中的字线会被施加通过电压Vpass（典型约5～8 V），使这些单元导通以形成电流通路。Vpass虽然低于编程电压，但仍会在浮栅中产生微弱的Fowler-Nordheim注入或热载流子注入，使未选中单元的Vth缓慢上升。读次数越多，累积效应越明显，最终可能导致原本处于擦除态的单元被误判为编程态，即读干扰（Read Disturb）。

读干扰的工程含义是：读操作不是“无损”的。星载存储若频繁读取同一块数据（例如遥测轮询、固件区反复读取），必须统计每块的读次数，并在达到阈值前执行数据搬移（Read Reclaim）。典型SLC的读干扰阈值在10万～100万次读之间，TLC则可能低至1万～10万次。实际阈值需通过加速读测试确定，不能直接套用厂商手册的标称值。

保持特性与空间环境下的电荷泄漏

保持特性（Retention）指数据写入后能保持多久不丢失。浮栅中的电荷会通过隧穿氧化层缓慢泄漏，泄漏速率与温度强相关。高温下电子获得更多热能，越过氧化层势垒的概率增大，Vth下降加快。空间环境没有大气散热，星内温度可能长期处于40～60 ℃，局部功率器件附近甚至更高，这会显著加速保持退化。

工程上常用Arrhenius模型估算保持寿命：t2 = t1 × exp[(Ea/k)(1/T2 - 1/T1)]，其中Ea为激活能（典型0.6～1.1 eV），k为玻尔兹曼常数。例如某SLC在85 ℃下保持10年，若Ea=0.8 eV，则在60 ℃下保持时间约为：t = 10 × exp[(0.8/8.617e-5)(1/333 - 1/358)] ≈ 10 × exp(9280 × 2.1e-4) ≈ 10 × 7.0 ≈ 70年。该计算为示例估算，实际需结合器件实测Ea和任务温度剖面修正。星载存储通常要求任务周期内保持余量不低于10倍，即若任务5年，则设计保持能力应不低于50年。

坏块成因与空间退化规律

坏块分为出厂坏块和使用中坏块。出厂坏块由制造缺陷导致，出厂时已标记。使用中坏块主要来自三类机制：一是隧穿氧化层击穿，P/E循环累积到一定次数后氧化层出现永久性击穿，该块无法可靠编程或擦除；二是过度编程导致相邻单元Vth干扰，使某些单元无法回到目标状态；三是保持失效，长期高温下电荷泄漏过多，误码率超过ECC纠错能力。

空间环境还引入两类特殊退化：总剂量效应（TID）在氧化层中引入固定电荷，使Vth整体漂移；单粒子效应（SEE）可能引发瞬时读错误或编程干扰。TID对NAND的影响通常表现为擦除态Vth上升、编程态Vth下降，读窗口收窄。工程上应选择抗辐射加固或经过TID筛选的器件，并在系统层用ECC和坏块管理兜底。

退化规律的综合判断

把上述机制放在一起，可以得到一个工程判断链：P/E循环使氧化层退化，氧化层退化同时加速电荷泄漏和降低击穿阈值；高温加速泄漏，使保持时间缩短；读操作通过Vpass引入额外注入，使Vth缓慢上升；TID使Vth整体漂移。四者叠加，最终表现为误码率上升和坏块增加。星载存储的寿命管理，本质上就是在这四条退化路径上分别留出余量，并用ECC、坏块管理和读搬移策略把余量转化为可用的任务寿命。

实际评估时，建议按以下顺序建立退化模型：先确定任务温度剖面和总P/E次数，再分别计算保持退化、读干扰退化和TID漂移，最后把三者叠加到Vth分布上，用ECC纠错能力反推可接受的误码率上限。若叠加后的Vth分布与参考电压之间仍有足够余量，则设计可行；否则需要降低P/E次数、增加ECC强度或改用SLC。该流程不依赖具体厂商模型，但需要至少一组加速测试数据作为输入。