2. 星务计算平台硬件架构与选型

星务计算平台是整星信息流的中枢，它要在辐射、真空、极端温度与严格功耗约束下，长期可靠地完成遥测采集、遥控分发、任务调度、数据存储与星地通信管理。与地面嵌入式系统相比，星务平台的硬件架构并非"性能越高越好"，而是在算力、功耗、可靠性、抗辐射能力与研制成本之间寻找平衡点。理解其硬件组成与选型准则，是后续集成与任务验证工作的前提。

一、星务计算平台的典型硬件架构

从功能层次看，星务计算平台可划分为计算与控制、存储、总线接口、可编程逻辑以及供电与时钟几个部分。计算与控制核心通常由一颗主处理器（CPU）承担，负责运行星务管理软件、任务调度与协议栈；存储子系统分为程序存储（如 NOR Flash、PROM）、数据存储（如 NAND Flash、MRAM、SRAM）与运行时内存（SRAM、SDRAM）；总线接口负责与星上各分系统（姿控、电源、载荷、测控）互联；FPGA/ASIC 则承担高速接口、时序控制、专用算法加速或总线桥接等任务。

这些部件并非简单堆叠，而是通过明确的信号与数据通路耦合。下图给出一个典型的星务计算平台硬件架构关系，重点表现处理器、存储器、总线接口与 FPGA 之间的连接方向与数据流。

图中可以看到，处理器是数据流的中心节点：它通过存储总线访问程序与数据，通过控制线管理 FPGA，通过总线接口单元与星上其他分系统交换遥测遥控信息。FPGA 既可作为处理器的外设扩展，也可独立承担高速数据通路，从而减轻 CPU 负担。

二、核心硬件的选型准则

星务计算平台的选型首先要回答一个问题：任务到底需要多少算力？这不能凭感觉估计，而应从任务剖面反推。例如，某遥感卫星星务软件需要每 100 ms 完成一次姿态数据采集与滤波、每 1 s 完成一次遥测组帧、每 10 s 执行一次轨道递推，同时管理 4 路 CAN 总线与 2 路 SpaceWire 接口。我们可以据此估算 CPU 负载：假设姿态滤波约 2 MIPS、遥测组帧约 1 MIPS、轨道递推约 5 MIPS，加上协议栈与操作系统开销约 10 MIPS，总需求约 18 MIPS。考虑 50% 余量，选型目标应不低于 30 MIPS。这类估算虽然粗略，但能把"够用"变成可讨论的数字。

处理器选型还需关注抗辐射指标。总剂量（TID）通常要求达到 50～100 krad(Si) 以上，单粒子翻转（SEU）率要低于任务允许的软错误阈值。对于低轨短寿命任务，可选商用器件加屏蔽与纠错；对于长寿命高可靠任务，则应优先选择经过辐照加固的处理器，如 SPARC V8 架构的 LEON 系列或 PowerPC 系列。选型时还要确认处理器是否具备 EDAC 内存保护、看门狗、锁步核等容错机制。

存储器选型的关键在于区分"程序存储"与"数据存储"。程序存储要求非易失、抗辐射、可重复擦写，NOR Flash 与 PROM 是常见选择；数据存储则更关注容量与写入寿命，NAND Flash 容量大但需要坏块管理与纠错，MRAM 则兼具非易失与高写入耐久性，适合频繁记录关键状态。运行时内存应优先选择带 EDAC 的 SRAM，容量按软件镜像、堆栈、缓冲区与余量之和估算。例如，软件镜像 4 MB、堆栈 512 KB、遥测缓冲区 2 MB、余量 50%，则至少需要约 10 MB 运行内存。

总线接口选型要与星上分系统接口协议匹配。CAN 总线适合低速、多节点的遥测遥控网络；SpaceWire 适合高速载荷数据与处理器间通信；1553B 则以高可靠、确定性时延见长，常用于关键控制链路。选型时要核对总线速率、节点数、冗余方式与终端匹配要求。FPGA/ASIC 的选择则取决于是否需要定制接口、高速采样或专用算法：FPGA 灵活可重构，适合中小批量与接口桥接；ASIC 性能与功耗更优，但开发成本高、周期长，适合大批量或极高性能需求。

三、面向任务的选型约束与权衡

选型不是单项指标最优，而是多约束下的折中。功耗约束往往最直接：星务平台通常分配到的功耗在 5～20 W 量级，处理器与 FPGA 的动态功耗需按工作频率与翻转率估算。热约束要求结温不超过器件额定值，真空环境下只能靠传导与辐射散热，因此高功耗器件需要额外导热路径。质量与体积约束则影响板卡层数与封装选择。

可靠性约束要求对关键部件做冗余设计。常见做法包括：处理器双机热备或冷备、存储器 EDAC 与三模冗余、总线双冗余、FPGA 配置存储器回读与刷新。冗余会带来功耗、质量与成本上升，因此需要根据任务寿命、故障后果与发射成本综合判断。例如，短寿命试验卫星可接受单机加看门狗方案，而长寿命业务卫星通常要求关键链路双冗余。

四、一个简化的选型示例

假设某低轨遥感卫星星务平台任务需求如下：寿命 5 年，轨道高度 700 km，总剂量环境约 30 krad(Si)；星务软件需管理 3 路 CAN、1 路 SpaceWire、2 路 UART；遥测数据率 2 Mbps，遥控数据率 64 kbps；平台功耗预算 12 W；运行内存需求约 16 MB；程序存储需求约 8 MB。

据此可形成如下选型方向：处理器选择抗辐射 SPARC V8 或 ARM Cortex-R 系列，主频 100～200 MHz，具备 EDAC 与看门狗；程序存储选用 16 MB NOR Flash 加 PROM 备份；数据存储选用 8 GB NAND Flash 加 MRAM 记录关键状态；运行内存选用 32 MB 带 EDAC 的 SRAM；总线接口配置 3 路 CAN、1 路 SpaceWire、2 路 UART；FPGA 选用抗辐射 SRAM 型 FPGA，承担 SpaceWire 接口与遥测组帧加速。功耗估算：处理器约 1.5 W，FPGA 约 2 W，存储器约 1 W，接口约 1.5 W，合计约 6 W，留出 50% 余量后满足 12 W 预算。

这个示例说明，选型的每一步都应有明确的输入依据：任务剖面决定算力需求，辐射环境决定加固等级，接口清单决定总线配置，功耗预算决定器件规模。把这些关系理清后，后续的集成与任务验证才有稳定的硬件基线可依。