1. 实时系统与确定性核心概念
在嵌入式与工业控制领域，“实时”常被误解为“速度快”。实际上，实时系统的本质不是平均响应快，而是在可预期的时间边界内完成规定动作。一个系统即使平均响应只有几十微秒，只要偶尔出现一次几十毫秒的延迟，就可能让电机失控、让飞行控制失效。因此，理解实时系统，必须从“时间约束是否被违反”这一判断标准出发，而不是从CPU主频或吞吐量出发。
硬实时与软实时：约束的性质不同
硬实时（Hard Real-Time）指任务必须在截止时间（Deadline）之前完成，一旦超时，后果被视为系统失败，甚至可能造成安全事故或重大经济损失。典型例子包括：汽车安全气囊点火控制、飞机电传操纵舵面控制、工业伺服驱动电流环、医疗除颤器放电时序。对硬实时任务而言，偶尔一次超时不可接受，因为“最坏情况”本身就是设计目标。
软实时（Soft Real-Time）指任务超时会降低服务质量，但不会造成灾难性后果。例如视频播放中偶尔丢帧、人机界面刷新延迟、日志上报滞后。软实时系统允许统计意义上的超时，通常关注平均延迟和超时概率，而非绝对最坏值。
两者之间还存在固实时（Firm Real-Time）：超时结果完全失去价值，但不造成危害，如实时交易撮合中过期报价被丢弃。工程上判断一个任务属于哪一类，关键看三个问题：超时是否导致安全危害？超时结果是否还有用？超时是否可被外部机制容忍？
确定性指标：抖动、WCET与响应时间
确定性（Determinism）描述系统行为在时间上的可重复程度。衡量确定性最常用的三个指标是抖动、最坏执行时间和响应时间。
抖动（Jitter）指同一任务多次执行或多次触发之间，实际时间点相对理想时间点的偏差。若某控制任务要求每1 ms执行一次，理想触发时刻为 t=0, 1, 2, … ms，而实际触发时刻为 0.02, 1.05, 2.01, … ms，则触发抖动约为 ±50 μs。抖动分为触发抖动、执行抖动和输出抖动，控制环路中过大的抖动会直接引入相位误差，降低闭环带宽与稳定裕度。
最坏执行时间（WCET, Worst-Case Execution Time）指任务在考虑所有输入、缓存、分支、中断干扰后，执行一次所需的最长CPU时间。WCET不是测量若干次取最大值，而是需要静态分析、测量与路径建模结合得到的上界。它与平均执行时间（ACET）的差距，反映了系统的可预测性。
响应时间（Response Time）指从事件到达（如中断触发、信号量释放）到任务完成输出之间的总时间，包含中断延迟、调度延迟、任务执行时间和可能的阻塞时间。对硬实时任务，必须满足：
R_worst = 中断延迟 + 调度延迟 + WCET + 阻塞时间 ≤ Deadline其中阻塞时间来自优先级反转、共享资源互斥、关中断区间等。很多实时故障并非WCET超标，而是阻塞时间被低估。
VxWorks在实时领域的定位
VxWorks是典型的硬实时操作系统（RTOS），其设计目标就是提供可预测的调度与中断响应。它采用优先级抢占式调度，支持256个优先级，同优先级任务可选时间片轮转；内核可裁剪为微内核或紧凑内核；中断服务程序（ISR）运行在独立上下文，延迟通常在微秒级；提供优先级继承、优先级天花板等机制抑制优先级反转；支持SMP与AMP多核配置，并可通过Wind River Hypervisor实现虚拟化隔离。
与通用Linux相比，VxWorks的优势不在功能丰富，而在时间行为的可界定性：调度延迟有界、中断延迟有界、关中断区间可控、内存分配可预测。这些特性使其成为航空、航天、国防、工业控制、医疗设备、轨道交通等安全关键领域的常见选择。典型应用场景包括：飞行控制计算机、卫星姿态控制、导弹制导、风力发电机主控、CT/MRI扫描时序控制、列车牵引控制、机器人伺服控制等。
从概念到工程判断：一个示例
假设某伺服控制任务要求每500 μs执行一次，Deadline为500 μs。已知中断延迟最坏80 μs，调度延迟最坏20 μs，WCET为300 μs，共享总线互斥导致的阻塞最坏60 μs。则最坏响应时间为80+20+300+60=460 μs，小于500 μs，满足硬实时约束，但裕量仅40 μs。若抖动要求为±30 μs，而实测触发抖动已达±45 μs，则即使响应时间满足，控制质量仍可能不达标。这说明：响应时间决定“是否来得及”，抖动决定“是否做得好”，两者必须同时评估。
上图的示例参数属于教学假设，用于说明计算关系，并非某型号实测数据。实际工程中，中断延迟和阻塞时间需要通过示波器、逻辑分析仪或内核跟踪工具测量，WCET需要结合静态分析与覆盖测试确定上界。只有把这三类数据都落到具体数值上，实时性才从概念变成可验证的工程指标。
确定性优化的基本方向
提升确定性，核心是压缩最坏路径而非平均路径。常见手段包括：将关键任务设为高优先级并锁定优先级；缩短关中断区间，把耗时操作移出ISR；使用优先级继承互斥量替代普通信号量；避免在关键路径上动态分配内存；为任务栈和缓存行为做最坏情况分析；用时间分区或Hypervisor隔离非关键负载。这些手段将在后续章节结合VxWorks具体机制展开。