2、信号调理与采样：运算放大器基础、抗混叠滤波器设计、ADC/DAC选型与配置
好，咱们进入第二章。这一章，说白了就是传感器和数字世界之间的“翻译官”环节。
你想想看，传感器出来的信号，要么太弱，要么带噪声，要么波形不对。直接扔给ADC？那基本是白费功夫。我早年做一款工业压力变送器时，就吃过这个亏——传感器输出明明很漂亮，结果采样出来全是毛刺，查了三天才发现是运放选型不对，共模抑制比不够。
所以，信号调理和采样，是决定整个系统精度的“隐形战场”。今天咱们就把这块硬骨头啃下来。
2.1 运算放大器基础：不只是“放大”那么简单
运放这东西，教科书上讲了一堆虚短虚断。但在实际项目里，我更关心三件事：输入偏置电流、共模抑制比（CMRR）、以及压摆率。
2.1.1 三种基本组态，你得刻在脑子里
- 同相放大器：输入阻抗极高，适合直接接传感器输出。我习惯在正输入端对地加一个100kΩ的下拉电阻，防止悬空时引入噪声。
- 反相放大器：输入阻抗由输入电阻决定，但好处是共模电压几乎为零。适合差分信号处理。
- 差分放大器：这才是传感器信号调理的核心。记住，电阻匹配精度直接决定CMRR。1%的电阻误差，能把CMRR拉到60dB以下。
实战口诀：
- 单端信号 → 同相放大器（高输入阻抗）
- 差分信号 → 仪表放大器（INA）或差分放大器
- 电流信号 → 先转电压（I-V转换），再放大
2.1.2 选型时，我踩过的三个坑
- 坑一：轨到轨输出不是万能的。我曾经用了一款号称轨到轨的运放，结果在接近电源轨时线性度急剧恶化。后来换成过驱型运放才解决。
- 坑二：压摆率不够，信号变形。如果你要处理的是快速变化的传感器信号（比如加速度计），压摆率至少是信号最大变化率的2倍。我一般留3倍余量。
- 坑三：忽略电源抑制比（PSRR）。开关电源的纹波会直接耦合到输出端。我的做法是：运放供电前加一级LC滤波，或者直接用低噪声LDO。
我的小习惯：在运放的正负电源引脚旁，各放一个0.1μF陶瓷电容+10μF钽电容。这个组合能干掉90%的高频噪声。
2.2 抗混叠滤波器设计：别让高频信号“伪装”成低频
为什么需要抗混叠滤波器？因为ADC采样时，高于奈奎斯特频率的信号会折叠到低频段，产生虚假信号。我见过一个做振动监测的同行，没加滤波器，结果把电机的高频谐波误判成了低频故障，差点导致产线停机。
2.2.1 滤波器类型选择
| 类型 | 优点 | 缺点 | 适用场景 |
|---|---|---|---|
| 一阶RC | 简单、便宜 | 滚降慢（-20dB/dec） | 低频、低精度信号 |
| 二阶有源（Sallen-Key） | 滚降快（-40dB/dec） | 对运放要求高 | 通用传感器调理 |
| 高阶有源（巴特沃斯/切比雪夫） | 滚降极陡 | 设计复杂、相移大 | 高精度、高动态范围 |
我个人习惯：能用二阶就别用一阶。一阶滤波器的衰减太慢，你想想看，如果ADC是12位，一阶滤波器在2倍截止频率处只衰减了6dB，根本不够用。二阶能衰减12dB，配合过采样，效果就好很多。
2.2.2 截止频率怎么定？
这里有个经验公式：
f_cutoff ≤ f_sample / (2 * 衰减倍数)举个例子：采样率1kHz，你希望50Hz以上的信号衰减40dB。那么：
- 先算需要衰减的倍数：40dB = 100倍
- 再算截止频率：f_cutoff ≤ 1000 / (2 * 100) = 5Hz
嗯，这个结果有点保守。实际项目中，我一般取f_cutoff = f_sample / 10，然后配合过采样（比如4倍过采样）来提升有效分辨率。
注意：滤波器会引入相位延迟。如果你做的是闭环控制系统（比如电机电流环），这个延迟可能导致系统不稳定。这时候要用贝塞尔滤波器，它的群延迟最平坦。
2.3 ADC/DAC选型与配置：精度、速度、功耗的三角博弈
选ADC/DAC，本质上是在分辨率、采样率、功耗、成本之间做权衡。我做过一个电池供电的温湿度记录仪，为了省电，硬是把16位SAR ADC的采样率从1kHz降到了10Hz，功耗降了90%。
2.3.1 ADC选型核心参数
| 参数 | 说明 | 我的建议 |
|---|---|---|
| 分辨率（位数） | 决定最小可检测电压变化 | 传感器动态范围+20dB余量 |
| 采样率 | 决定能处理的最高信号频率 | 至少2倍信号带宽，我习惯取5倍 |
| 信噪比（SNR） | 决定有效位数（ENOB） | ENOB = (SNR - 1.76) / 6.02 |
| 输入范围 | 匹配传感器输出摆幅 | 留10%-20%的裕量 |
2.3.2 三种主流ADC架构对比
- SAR ADC：我最常用的。中等速度（几Msps以内）、中等精度（12-16位）、功耗低。适合绝大多数传感器应用。
- Sigma-Delta ADC：高精度（20位以上）、低速（几百Hz以内）。适合音频、称重、温度测量。注意它需要数字滤波器，有延迟。
- 流水线ADC：高速（几十Msps以上）、中等精度。适合雷达、通信。功耗大，传感器领域用得少。
避坑指南：我曾经选了一款16位SAR ADC，手册上写ENOB是14.5位。结果实际测下来只有12.8位。为什么？因为参考电压噪声太大。后来我换了低噪声基准源（比如REF5025），ENOB才回到14位。记住：ADC的精度，上限由参考电压决定。
2.3.3 DAC选型要点
DAC在传感器系统中，通常用于偏置调节、参考电压生成、或者闭环控制输出。我关注三个点：
- 建立时间：决定了DAC输出稳定到目标值需要多久。我一般选建立时间小于采样周期的1/10。
- 单调性：确保输入码字增加时，输出也单调增加。非单调的DAC在控制环路里会出大问题。
- 输出驱动能力：有些DAC输出阻抗很高，需要加一级运放缓冲。我习惯在DAC输出后直接跟一个电压跟随器。
2.4 知识体系总览
下面这张图，是我梳理的本章核心逻辑。你可以把它当作一个检查清单：
这张图把整个信号链串起来了。你从传感器出来，先经过运放调理，再进抗混叠滤波器，最后到ADC采样。每一步都有坑，但每一步也都有对应的解决思路。
最后分享一个经验：做信号链设计时，我习惯先画一张误差预算表。把运放的失调、温漂、滤波器的衰减、ADC的量化噪声、参考电压的漂移全部列出来，然后算总误差。这样在设计阶段就能知道系统能不能达到目标精度，而不是等板子打回来再抓瞎。
好了，这一章的内容就到这儿。信号调理和采样，是传感器实战中最容易出问题、但也最有优化空间的地方。多动手、多测试，慢慢你就能找到感觉。