一、仿真脚本概述
各位同学好，我是老张。做仿真验证这行十几年了，今天咱们聊聊仿真脚本。
说实话，刚入行那会儿，我都是手动点鼠标跑仿真。一个模块改一次，就得重新点一遍。后来带我的老工程师看不下去了，甩给我一句：“你这是在浪费生命。” 从那以后，我才开始认真研究脚本。
1.1 什么是仿真脚本
仿真脚本，说白了就是一段自动化指令。它告诉仿真工具：先编译哪些文件、用什么参数、跑多长时间、最后检查什么结果。
举个例子，你写了一个Verilog模块，想验证它功能对不对。手动操作是这样的：打开ModelSim → 新建工程 → 添加文件 → 编译 → 加载波形 → 跑仿真 → 看结果。这一套下来，少说两三分钟。
用脚本呢？一行命令搞定：
vlib work
vlog my_design.v testbench.v
vsim -c work.testbench -do "run 1us; quit"嗯，就这么简单。你想想看，如果一天要改几十次代码，每次省两分钟，一天就能省出一个多小时。
核心要点：仿真脚本 = 自动化执行仿真流程的指令集合。它把重复性工作交给机器，让工程师专注于设计本身。
1.2 脚本在自动化测试中的作用
我经常跟团队里的新人说：脚本不是锦上添花，而是生存技能。为什么这么讲？
咱们看看脚本到底能干什么：
- 回归测试自动化：每次代码修改后，自动跑一遍所有测试用例。我在项目中遇到过，手动跑回归测试要一整天，用脚本后下班前提交，第二天早上看结果就行。
- 参数化仿真：同一个测试，换不同的参数组合。比如验证一个FIFO，深度从4到1024，每种深度都要测。手写？写到崩溃。脚本里套个循环，几分钟搞定。
- 结果自动比对：仿真跑完了，脚本自动比对输出波形或日志，标记出异常点。我曾经因为漏看一个warning，导致芯片流片后出了bug...从那以后，我坚持所有检查都交给脚本。
- 覆盖率收集：代码覆盖率、功能覆盖率，脚本自动合并、生成报告。不用你一个个打开工具去点。
我的经验：一个成熟的验证环境，脚本和代码的比例大概在1:3到1:5之间。别觉得写脚本浪费时间，它是在给你自己“续命”。
1.3 常见仿真工具介绍
市面上主流的仿真工具有三个：ModelSim、VCS、Questa。我挨个说说它们的特点。
| 工具名称 | 厂商 | 特点 | 适用场景 |
|---|---|---|---|
| ModelSim | Siemens EDA | 轻量级、上手快、调试方便 | 小规模设计、教学、个人项目 |
| VCS | Synopsys | 编译速度快、支持大规模设计、工业级 | 大型SoC、ASIC验证 |
| Questa | Siemens EDA | 功能全面、支持高级验证方法学(UVM) | 复杂验证环境、UVM项目 |
ModelSim
我个人习惯用ModelSim做快速验证。它启动快，界面简洁，适合写小模块时随手跑一下。缺点是大项目跑起来有点吃力，编译时间会明显变长。
ModelSim的脚本命令以 v 开头，比如 vlib、vlog、vsim。记起来很方便。
VCS
VCS是工业界的标配。我参与过的几个大型芯片项目，清一色用的VCS。它的编译优化做得特别好，同样的代码，VCS编译速度能比ModelSim快3-5倍。
VCS的脚本风格不太一样，它用 vcs 命令编译，用 simv 执行仿真。举个例子：
vcs -full64 -sverilog -debug_access+all my_design.v testbench.v
./simv -l run.log这里要注意，VCS对编译选项很敏感。我曾经因为少加了一个 -debug_access 参数，导致波形dump不出来，排查了半天。嗯，这种坑踩过一次就记住了。
Questa
Questa是ModelSim的升级版，可以理解为“ModelSim Pro”。它继承了ModelSim的易用性，同时加入了UVM支持、高级调试功能。
如果你做UVM验证，Questa是首选。它的脚本命令和ModelSim基本兼容，迁移成本很低。
避坑指南：我曾经在项目中混用ModelSim和Questa的脚本，以为完全兼容。结果发现Questa对某些Tcl命令的解析更严格，导致脚本报错。建议：选定一个工具后，尽量保持统一。
知识体系总览
下面这张图，是我画的本章节的知识结构。你可以把它当作一个地图，后面讲到具体内容时，随时回来对照。
这张图把本章内容分成了三块：定义、作用、工具。后面几章我们会深入每个工具的脚本语法，以及如何搭建完整的自动化仿真流程。
好了，第一章就到这里。记住一句话：脚本不是可选项，而是必选项。早点学会，早点解脱。