4. HIL平台硬件选型与配置
HIL（Hardware-in-the-Loop）平台的硬件选型，本质上是在“实时性、通道规模、信号类型、精度与成本”之间做工程折中。选型不是先买最贵的实时仿真器，而是先明确被测对象（ECU/域控制器/电机控制器等）需要哪些信号、哪些信号必须闭环、闭环周期要求多少，再反推实时仿真器、FPGA、IO板卡与信号调理链路。下面按实时仿真器、FPGA与CPU分工、IO板卡配置、信号调理与电平匹配、闭环搭建五个方面展开。
一、实时仿真器选型
实时仿真器的核心指标是最小仿真步长、抖动（jitter）、IO吞吐与确定性。以常见的动力控制器HIL为例，若被测对象包含电机电流环，闭环周期通常要求 50 μs～100 μs；若只做车身域逻辑，1 ms 步长即可。选型时先看模型规模：一个含电机、逆变器、电池的模型，若在CPU上以 100 μs 运行，需要评估CPU核数与主频；若模型含高频开关或需要纳秒级PWM采集，则必须把该部分下沉到FPGA。
选型时建议按以下顺序确认：
- 步长与抖动：目标闭环周期 ≤ 100 μs 时，优先选择带FPGA的实时仿真器；抖动应小于步长的 5%～10%。
- IO通道数：统计AI/AO/DI/DO/PWM/CAN/LIN/以太网等通道总数，并预留 20%～30% 余量。
- 总线与同步：多机箱或分布式IO时，确认支持PTP/IRIG-B等同步机制。
- 软件生态：是否支持Simulink模型自动代码生成、是否支持FPGA位文件下载、是否有实时OS。
例如，某电机控制器HIL项目需要 6 路电流采集、3 路PWM输出、2 路旋变信号、1 路CAN FD。若选用仅CPU的实时仿真器，PWM采集与旋变解码会占用大量CPU时间，导致步长被迫放宽到 500 μs，无法复现电流环特性。此时应选择带FPGA的实时仿真器，把PWM采集、旋变解码、电流采样放到FPGA，CPU只跑电机模型与整车模型，步长可稳定在 50 μs。
二、FPGA与CPU分工
FPGA与CPU的分工原则是：高频、硬实时、协议解码、精确时序放FPGA；复杂模型、控制逻辑、通信管理放CPU。FPGA负责与IO板卡直接交互，完成采样、滤波、PWM生成、编码器/旋变解码、故障保护；CPU负责运行Simulink生成的模型、执行测试序列、与上位机通信。
典型分工如下表（示例参数，仅作教学参考）：
| 任务 | 执行单元 | 典型周期 | 说明 |
|---|---|---|---|
| PWM采集与占空比测量 | FPGA | 10 ns～1 μs | 需要高分辨率时间戳 |
| 旋变/编码器解码 | FPGA | 1 μs | 角度与转速实时输出 |
| 电流/电压采样滤波 | FPGA | 1～10 μs | 硬件滤波与过流保护 |
| 电机模型 | CPU | 50～100 μs | 与FPGA通过共享内存交互 |
| 整车/电池模型 | CPU | 1 ms | 可与电机模型分核运行 |
| CAN/LIN通信 | CPU | 1 ms | 报文收发与信号映射 |
分工确定后，需要在模型层面把FPGA部分与CPU部分拆开：FPGA侧用HDL或FPGA模块实现，CPU侧用Simulink模型实现，两者通过实时仿真器的共享内存或总线接口交换数据。若分工不清，常见后果是CPU负载过高、步长抖动增大，甚至闭环失稳。
三、IO板卡配置
IO板卡配置要解决“信号类型匹配、通道数量、电气隔离、采样率”四个问题。先列出被测ECU的引脚定义，再按信号类型归类：
- 模拟输入AI：用于采集ECU输出的传感器模拟电压，如油门踏板 0.5～4.5 V。需确认量程、分辨率（如16位）、输入阻抗。
- 模拟输出AO：用于模拟传感器给ECU，如水温、进气压力。需确认输出范围与驱动能力。
- 数字输入DI：采集ECU的开关量、故障反馈，注意高低电平阈值与去抖。
- 数字输出DO：模拟开关、继电器、指示灯，注意灌电流/拉电流能力。
- PWM/频率IO：用于曲轴/凸轮轴、车速等，需确认频率范围与占空比精度。
- 总线：CAN FD、LIN、FlexRay、以太网，确认波特率与终端电阻配置。
配置时建议做一张通道分配表，把每个ECU引脚映射到具体板卡通道，并标注信号方向、量程、调理需求。例如：
ECU引脚 信号名 方向 类型 板卡通道 量程/电平 调理
A1 APP1 ECU→HIL AI AI0 0.5~4.5V 分压+滤波
A2 APP2 ECU→HIL AI AI1 0.5~4.5V 分压+滤波
B1 INJ1 HIL→ECU DO DO0 0/12V 驱动+续流
B2 INJ2 HIL→ECU DO DO1 0/12V 驱动+续流
C1 CRK ECU→HIL PWM PWM0 0~5V, 1~10kHz 比较器整形
C2 CAN_H 双向 CAN FD CAN0 500k/2M 终端电阻120Ω四、信号调理与电平匹配
信号调理是HIL硬件中最容易被忽视、却最容易导致测试失败的部分。ECU与仿真器之间往往存在电平、阻抗、驱动能力、共模电压不匹配。常见调理包括：
- 分压与限幅：ECU输出的 0～12 V 模拟信号进入 0～5 V 采集卡，需用电阻分压并加钳位二极管。
- 隔离：高压侧（如电机控制器母线）与低压侧之间使用隔离放大器或光耦，防止地环流与损坏。
- 驱动增强：仿真器DO驱动能力不足时，增加继电器或MOSFET驱动板。
- 滤波：对PWM采集加RC低通或比较器整形，避免毛刺误判。
- 终端匹配：CAN总线两端各接 120 Ω 终端电阻，LIN主节点上拉。
电平匹配要遵循“先定义参考地，再定义逻辑阈值”。例如，ECU的DI高电平阈值为 2.0 V，仿真器DO输出 3.3 V，可直接连接；若ECU要求 12 V 高电平，则需电平转换。所有调理电路的延迟应纳入闭环时序预算，避免因调理延迟导致相位偏差。
五、硬件在环闭环搭建
闭环搭建的实质是：把“仿真器模型输出→IO板卡→信号调理→ECU→ECU输出→信号调理→IO板卡→仿真器模型输入”这条链路接通，并保证时序确定。搭建顺序建议为：
- 先做开环检查：不接ECU，用仿真器输出已知信号，测量调理后电平是否正确。
- 接入ECU，做静态映射检查：给定固定输入，观察ECU输出与仿真器采集是否一致。
- 做动态闭环：逐步提高闭环频率，观察电流、转速等波形是否收敛。
- 做故障注入：模拟断线、短路、超压，验证保护逻辑与仿真器采集是否正常。
闭环是否成功，可用三个判据：波形无异常振荡、步长抖动在允许范围内、ECU故障码与预期一致。若出现振荡，优先检查调理延迟、接地与终端电阻，再检查FPGA与CPU的数据交换是否丢帧。