4. SVG控制系统与保护系统的接口
SVG（静止无功发生器）之所以既能连续调节无功，又能在故障时快速自保护，关键在于控制系统与保护系统之间存在一套明确的接口与协同机制。控制系统负责“怎么发波、发多大”，保护系统负责“什么时候必须停、停了以后怎么办”。两者若接口定义不清，就会出现保护动作后脉冲未真正封锁、或封锁后无法自动恢复等工程问题。
一、控制器与调制策略：指令如何变成脉冲
SVG主控制器通常由外环电压/无功控制和内环电流控制构成。外环根据并网点电压偏差或无功指令，生成有功、无功电流参考值 i_d*、i_q*；内环在 dq 旋转坐标系下对电流做PI调节，输出调制电压指令 u_d*、u_q*，再经坐标反变换得到三相调制波 u_a*、u_b*、u_c*。
调制策略决定这些调制波如何转换为功率器件的开关脉冲。链式SVG常用载波移相正弦脉宽调制（CPS-SPWM）：每相由多个H桥功率单元串联，每个单元使用同一幅值的三角载波，但相邻单元载波依次移相 π/N（N为每相单元数）。以每相8个单元为例，载波移相角为22.5°，等效开关频率提升为器件开关频率的8倍，同时输出电平数增多、谐波显著降低。调制波与各单元载波比较后，生成该单元四个IGBT的门极脉冲。
需要强调的是，调制环节输出的脉冲并不是直接送往驱动板，中间必须经过脉冲封锁逻辑。这是控制系统与保护系统最重要的接口点。
二、脉冲封锁逻辑：保护动作的执行末端
脉冲封锁（Pulse Blocking）是保护系统切断功率变换的唯一快速手段。其逻辑通常由三级信号合成：
- 硬件封锁：由驱动板检测到IGBT退饱和（DESAT）、过流或驱动欠压时，在微秒级直接关断该单元脉冲，并回传故障光纤信号。
- 保护装置封锁：保护CPU根据过流、过压、直流母线异常、单元故障等判据，输出封锁命令至FPGA/CPLD。
- 控制器封锁：主控在收到保护命令或自身检测到异常时，停止调制波输出，并将脉冲使能位置零。
三者通常采用“或”逻辑，任一触发即封锁全部脉冲。工程上要求封锁命令到驱动输出的传输延迟尽量短，典型目标为小于100μs。封锁后，所有IGBT保持关断，SVG进入旁路或闭锁状态，由机械开关或旁路晶闸管承担后续电流转移。
三、保护动作与控制系统协同机制
保护动作不是“一锁了之”，而是要与控制系统形成有序的状态迁移。典型协同过程如下：
- 故障检测与封锁：保护系统在检测到过流或单元故障后，立即发出封锁命令，同时启动故障录波，记录封锁前若干周波的电流、电压和脉冲状态。
- 电流转移：脉冲封锁后，若系统仍需保持并网，则由旁路晶闸管或机械旁路开关为负载电流提供通路，避免器件承受过压。
- 故障隔离与上报：控制器读取保护系统上报的故障类型和故障单元编号，闭锁对应单元并更新系统可用容量。例如每相8个单元中1个故障，剩余7个单元仍可降容运行。
- 恢复条件判断：只有当故障消失、单元自检通过、直流母线电压建立且同步信号正常后，才允许重新使能脉冲。恢复过程通常先解锁旁路单元，再逐步投入正常单元，避免冲击。
四、接口时序与关键参数示例
以下为一组教学示例参数，用于说明接口时序设计中的典型量级，并非实测数据：
| 接口环节 | 典型参数/指标 | 说明 |
|---|---|---|
| 保护检测到封锁输出 | ≤ 50 μs | 保护CPU或FPGA判据响应时间 |
| 封锁命令到驱动关断 | ≤ 100 μs | 含光纤传输与驱动板响应 |
| 载波移相角 | π/N（N=8时22.5°） | 决定等效开关频率与谐波 |
| 故障录波时长 | 封锁前10周波 + 封锁后5周波 | 用于分析保护动作正确性 |
| 恢复等待时间 | ≥ 5 s | 确保故障点去电离与单元复位 |
理解这些接口关系后，在调试中就能快速定位问题：若保护动作后电流仍未消失，应检查封锁命令是否真正到达驱动板；若恢复后立即再次跳闸，应检查故障是否真正清除以及软启动逻辑是否生效。控制系统与保护系统的协同，最终体现在“该锁时锁得住、该放时放得稳”这一对基本要求上。