2. PCS并网控制基础回顾
要理解PCS如何提供惯量支撑与一次调频,必须先回到并网控制的基本框架:PCS并不是一个“把直流变成交流”的简单逆变器,而是一个受控电压源或受控电流源,其外特性由控制环路决定。惯量支撑与一次调频,本质上是在PCS的有功控制环路上叠加频率—有功的响应逻辑,因此本节先梳理两类主流控制结构——跟网型(grid-following,GFL)与构网型(grid-forming,GFM),并明确后续功能的“插入位置”。
一、并网接口:PCS与电网之间的物理与信息边界
PCS并网接口可分为功率通道与信息通道两部分。功率通道从直流侧(电池、光伏或直流母线)经DC/AC变换器、LCL滤波器、并网开关/变压器接入电网;信息通道则由采样与同步环节构成,包括并网点三相电压 u_abc、三相电流 i_abc、直流母线电压 U_dc,以及由锁相环(PLL)或功率同步环节提取的电网相位 θ 与频率 f。控制器的输出是调制波 m_abc,经PWM驱动开关器件,最终决定PCS注入电网的有功 P 与无功 Q。
这里有一个关键约定:本文所有有功方向以“PCS向电网注入为正”,频率偏差 Δf = f - f_n(f_n 为额定频率,50 Hz),即频率低于额定值时 Δf 为负。后续惯量支撑与一次调频的符号逻辑均基于此约定,图示也保持一致。
二、跟网型PCS:以电流源方式跟随电网
跟网型PCS的核心特征是“电网定相位、PCS控电流”。其控制结构通常为双环:外环为功率/直流电压环,内环为电流环。外环根据有功指令 P_ref 与无功指令 Q_ref,或根据直流电压外环,生成电流指令 i_d_ref、i_q_ref;内环在 dq 坐标系下对电流进行PI调节,输出调制电压指令。PLL负责锁定电网相位,使 dq 变换的参考系与电网同步。
跟网型的功率控制环路可以概括为:P_ref → i_d_ref → 电流环 → m_d → PWM → P。其优点是技术成熟、并网电流质量可控、在强电网下稳定性好;缺点是PCS表现为电流源,自身不提供电压和频率支撑,必须依赖外部电网建立电压与相位。当电网较弱或频率波动时,跟网型PCS无法主动“顶住”频率,只能被动跟随。
三、构网型PCS:以电压源方式建立电压与频率
构网型PCS的核心特征是“PCS自己定相位、控电压”。其典型结构包含功率同步环节(如虚拟同步机VSG、下垂控制droop或虚拟振荡器),外环生成电压幅值指令 E_ref 与相位指令 θ_ref,内环为电压电流双环或虚拟阻抗环,最终输出调制波。构网型PCS在稳态下像一个受控电压源,通过有功—频率、无功—电压的下垂关系参与电网调节。
构网型的功率控制环路可概括为:P_ref、f_ref → 功率同步/下垂 → θ_ref、E_ref → 电压电流环 → m_abc → PWM → P、Q。其优势在于可主动提供频率与电压支撑,天然适合弱电网和孤岛运行;代价是控制参数设计更复杂,需处理功率振荡、限流与故障穿越等问题。
四、两类结构的对比与惯量/一次调频的实现位置
从功能实现角度看,惯量支撑对应“频率变化率 df/dt 到有功的响应”,一次调频对应“频率偏差 Δf 到有功的响应”。在跟网型PCS中,这两项功能通常作为外环附加支路,叠加到有功指令上:P_ref' = P_ref + ΔP_inertia + ΔP_freq,再送入电流环。在构网型PCS中,惯量支撑可通过VSG的转子运动方程自然实现,一次调频则通过下垂系数 k_f 直接体现在功率同步环节中,二者与电压/相位生成深度融合。
下表给出两类PCS在关键维度上的对比,便于后续章节定位功能插入点。
| 对比维度 | 跟网型PCS | 构网型PCS |
|---|---|---|
| 外特性 | 受控电流源 | 受控电压源 |
| 同步方式 | PLL锁相 | 功率同步/VSG/下垂 |
| 有功控制 | 功率外环+电流内环 | 功率同步环+电压电流环 |
| 惯量支撑实现 | 外环附加 df/dt 支路 |
VSG转子方程自然提供 |
| 一次调频实现 | 外环附加 Δf 下垂支路 |
下垂系数融入功率同步 |
| 弱电网适应性 | 较弱,易失稳 | 较强,可主动支撑 |
五、从控制结构到功能落点的判断方法
在实际工程中,判断一台PCS属于哪类、以及惯量/调频功能应加在哪里,可按以下思路进行:第一,看同步环节——若存在PLL且电流环为最内环,基本为跟网型;若存在VSG、下垂或虚拟阻抗且电压环为内环,基本为构网型。第二,看有功指令通道——跟网型的有功指令最终转化为 i_d_ref,因此附加功率应加在电流指令之前;构网型的有功指令进入功率同步环,附加功率应加在相位生成之前。第三,看频率来源——跟网型的频率来自PLL输出,需注意PLL带宽对 df/dt 测量的影响;构网型的频率由自身相位微分得到,响应更直接。
以一台额定功率 500 kW 的储能PCS为例(示例参数,仅用于说明):若为跟网型,其电流环带宽通常设计在 1~2 kHz,PLL带宽约 20~50 Hz;此时若直接叠加 df/dt 支路,需对频率微分信号做低通滤波,截止频率建议不高于PLL带宽的1/5,否则噪声会显著恶化电流指令。若为构网型,VSG的虚拟惯量 J 与阻尼 D 直接决定频率响应,一次调频下垂系数 k_f 通常按额定功率的 2%~5% 对应 ±0.2 Hz~±0.5 Hz 频率偏差来整定。这些参数的具体设计将在后续章节展开。