3. 并网控制系统的信号与量测体系
并网控制系统的所有控制决策，最终都建立在“量测”之上。控制器并不直接知道电网电压的相位、幅值，也不知道自己输出电流的瞬时值，它只能通过采样通道获得离散的、带噪声、带延时、带误差的数字量。因此，量测体系是并网控制的“感官系统”，其质量直接决定了电流环、锁相环、功率环能否稳定工作。本节围绕电压电流采样、锁相环PLL、坐标变换、采样延时与同步、量测误差影响五个环节，梳理从物理量到控制量的完整信号链。
一、电压电流采样：从模拟量到数字量
PCS并网点通常需要采集三相电网电压（或线电压）、三相输出电流、直流母线电压，部分机型还需采集电网侧电流、中点电压等。采样链路为：霍尔传感器/电流互感器 → 信号调理（滤波、偏置、缩放）→ ADC → 数字量。以典型参数为例：电流传感器选用±50 A量程、输出±4 V的霍尔器件，经调理电路缩放到ADC输入范围0～3.3 V，ADC为12位、参考电压3.3 V，则电流分辨率为100 A / 4096 ≈ 24.4 mA/LSB。电压通道若为±400 V量程、同样12位ADC，则分辨率约为0.195 V/LSB。
采样方式上，并网PCS普遍采用同步采样：由PWM载波或定时器触发ADC，使采样时刻与开关周期严格对齐。常见做法是在三角载波的波峰或波谷触发，此时开关噪声相对稳定，采样值受开关纹波干扰最小。若采用异步采样，采样时刻与开关动作随机错位，电流纹波会直接混入采样值，导致电流环出现周期性扰动。
二、锁相环PLL：获取电网相位基准
并网控制必须知道电网电压的相位θ，才能把电流指令变换到与电网同步的旋转坐标系。PLL的任务就是从三相电压采样值中提取θ和电网频率ω。工程上最常用的是基于同步旋转坐标系的SRF-PLL：将三相电压经Clarke/Park变换到dq坐标系，控制q轴电压为零，通过PI调节器输出频率修正量，再积分得到相位。
设三相电压为：
ua = Um·cos(θg)
ub = Um·cos(θg - 120°)
uc = Um·cos(θg + 120°)经Park变换后，q轴分量为 Uq = Um·sin(θg - θpll)。当θpll接近θg时，Uq ≈ Um·(θg - θpll)，即q轴电压与相位误差成正比。PI调节器将Uq调节到零，即可使θpll跟踪θg。PI参数决定PLL带宽，典型值取20～50 Hz，带宽越高跟踪越快，但对电网谐波和电压畸变越敏感。若电网电压含5次、7次谐波，普通SRF-PLL的相位输出会出现周期性抖动，此时需引入低通滤波或采用DSOGI-PLL等改进结构。
三、坐标变换：Clarke与Park
坐标变换是量测体系与控制算法之间的“翻译层”。Clarke变换将三相静止坐标系abc映射到两相静止坐标系αβ，Park变换再将αβ映射到与电网同步旋转的dq坐标系。以等幅值变换为例：
Clarke（等幅值）：
iα = (2/3)·(ia - 0.5·ib - 0.5·ic)
iβ = (2/3)·(√3/2)·(ib - ic)
Park：
id = iα·cosθ + iβ·sinθ
iq = -iα·sinθ + iβ·cosθ在dq坐标系下，基波电流变为直流量，PI调节器才能实现无静差跟踪。若θ存在误差Δθ，则id、iq会交叉耦合：id' = id·cosΔθ + iq·sinΔθ，iq' = -id·sinΔθ + iq·cosΔθ。这意味着PLL相位误差会直接污染电流环的d、q轴指令，使有功、无功控制出现耦合。
四、采样延时与同步
从采样时刻到控制量更新，存在固有延时：ADC转换时间、中断响应、算法计算、PWM更新等待。典型PCS中，若采样在载波波峰触发，PWM在下一个波峰更新，则总延时约为一个开关周期Ts。以10 kHz开关频率为例，Ts = 100 μs。该延时在电流环中表现为相位滞后，降低相位裕度。工程上常采用超前采样或预测补偿：在电流环中加入延时补偿项，或采用无差拍预测控制，把下一拍电流预测值作为反馈。
同步方面，多台PCS并联或与电网同步时，各控制器必须共享同一相位基准。若各机PLL独立运行，相位差会导致环流。因此，并联系统常采用主从同步或统一时钟同步，确保各机θ一致。
五、量测误差对控制的影响
量测误差主要来自传感器零漂、增益误差、ADC量化误差、调理电路偏置。以电流环为例，若电流采样存在固定偏置Δi，则dq轴电流反馈出现直流分量，PI调节器会将其放大并输出到调制波，导致并网电流出现直流分量。直流分量会引发变压器偏磁、电网保护动作。工程上要求并网电流直流分量小于额定电流的0.5%～1%。
电压采样误差则影响PLL相位和功率计算。若电压幅值采样偏小5%，则功率计算值偏小5%，功率环会错误增大电流指令，实际输出功率超出设定值。因此，量产PCS必须进行采样通道校准：在已知标准源下测量各通道增益和偏置，写入控制器参数。
综上，量测体系不是简单的“采回来就行”，而是需要从传感器选型、调理电路设计、ADC触发同步、PLL参数整定、坐标变换角度一致性、延时补偿到通道校准的全链路设计。任何一个环节的偏差，都会通过控制环放大为并网电流质量、功率精度或稳定性的问题。实际调试时，建议先用示波器观察采样触发与PWM的相位关系，再用标准源校验各通道增益，最后在并网状态下观察id、iq的稳态波动和直流分量，逐项确认量测链是否满足要求。