4. 被动均衡电路拓扑与关键器件

被动均衡的本质，是把电压偏高的单体通过一颗功率电阻“泄放”掉多余能量，直到它与组内最低单体拉平。因此，典型电阻放电式均衡电路的最小拓扑只有四个角色：被均衡的单体、均衡电阻、串联开关管、以及并联在单体两端的保护二极管。理解这四者的连接关系与电流路径，是选型和布局的前提。

一、拓扑结构与电流路径

每个单体对应一条独立均衡支路：均衡电阻 R_bal 与开关管 Q_bal 串联后，跨接在该单体的正负极之间。当 BMS 判定某节电压高于均衡阈值时，驱动电路把 Q_bal 的栅极拉高，开关管导通，单体电压经 R_bal 形成泄放电流 I_bal = V_cell / R_bal。以 3.2V 单体、33Ω 电阻为例，I_bal ≈ 97mA，功率 P = V²/R ≈ 0.31W，因此选 2W 电阻有约 6 倍余量，可避免长期工作温升过高。

保护二极管 D_prot 并联在单体两端，方向为阴极接 BAT+、阳极接 BAT−。正常工作时它反偏截止，不参与均衡；当出现电池反接、母线浪涌或热插拔瞬态时，它把单体两端电压钳位在安全范围，保护开关管和采样电路。这条支路是“单向泄放”，只能把高电压单体能量变成热量，不能把能量转移给低电压单体，这正是被动均衡效率低、但成本与可靠性占优的根本原因。

二、关键器件选型依据

均衡电阻：阻值决定均衡电流，进而决定均衡时间。若某节高出 50mV、容量 50Ah，用 33Ω 电阻在 3.2V 下泄放 97mA，理论均衡时间约 50Ah×0.05/0.097A ≈ 25.8h，实际因电压下降电流减小会更长。工程上常按“均衡电流 50～200mA”选取，电阻功率按 P = V_max²/R 计算后再留 2～3 倍降额。精度建议 ±1%，避免各通道电流差异过大导致均衡不一致。

开关管：优先选逻辑电平 N-MOS，V_DS 耐压至少为单体最高电压的 2 倍（如 4.2V 单体选 30V），R_DS(on) 要小到导通压降可忽略（如 20mΩ 时压降仅 2mV）。栅极阈值电压 V_GS(th) 必须低于驱动电平，确保 3.3V 或 5V 逻辑能可靠开通。封装热阻也要关注，SOT-23 在 100mA 下功耗约 0.2mW，通常无需额外散热。

驱动电路：MCU 的 GPIO 一般不能直接长期驱动多路开关管，需经驱动级或专用均衡驱动芯片。栅极串 100Ω 电阻抑制振铃，栅源并 10kΩ 下拉电阻防止悬空误开通。若多路同时均衡，要核算驱动芯片的总灌电流能力，避免逻辑电平被拉低。

保护二极管：选肖特基或快恢复二极管，反向耐压高于单体最高电压，正向电流按可能出现的浪涌电流选取。它不承担持续均衡电流，因此封装可以较小，但布局必须紧贴单体采样点，缩短瞬态回路。

三、PCB 布局与散热考虑

均衡电阻是板上主要热源。布局时把 R_bal 集中放在板边或独立散热区，远离温度采样 NTC 和电压采样走线，避免热耦合导致采样漂移。电阻下方可铺铜并打过孔到内层地平面，利用铜箔散热；若多路同时工作，电阻之间保持至少 2mm 间距，防止局部温升叠加。

电流回路要短而粗：单体正极 → R_bal → Q_bal → 单体负极构成泄放环路，走线宽度按 100mA 以上电流设计，建议 ≥0.5mm，减少压降和发热。电压采样线必须从单体焊盘单独引出，采用开尔文接法，不与均衡电流路径共用走线，否则均衡时采样值会被走线压降污染，造成误判。

四、一个可参考的选型示例

需要强调的是，以上参数属于教学示例，实际项目必须结合单体化学体系、均衡电流目标、PCB 面积和热环境重新核算。被动均衡电路看似简单，但电阻功率、开关管驱动和采样走线这三处最容易出问题：电阻过热会加速老化，驱动不足会导致开关管工作在线性区发热，采样线共用则会让均衡逻辑“越均越乱”。把拓扑、选型和布局作为一个整体来设计，才能让被动均衡真正稳定可用。