3. PLL基本结构与工作原理

锁相环（Phase-Locked Loop，PLL）是并网逆变器实现电网同步的核心环节。它的任务并不只是“测出电网频率”，而是让逆变器内部产生的一个相位信号，持续跟踪电网电压基波相位，并在电网频率波动、电压畸变、三相不平衡等条件下保持稳定。要理解PLL为什么能完成这件事，必须回到它的三个基本部件：鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO），以及由它们构成的负反馈闭环。

一、三个基本部件各自做什么

鉴相器负责比较两个信号的相位。输入是电网电压信号与VCO输出的内部相位信号，输出是一个与相位差相关的误差量。在并网PLL中，常见做法是把三相电压经Clarke变换得到αβ分量，再通过Park变换旋转到由PLL估计相位θ控制的dq坐标系。若θ与电网实际相位一致，则q轴分量u_q≈0；若存在相位偏差，u_q就近似正比于相位误差。因此，SRF-PLL中鉴相器的输出通常直接取u_q，其线性化关系为u_q≈U_m·Δθ，其中U_m为电网电压幅值。这个“把相位差转成电压量”的过程，就是鉴相。

环路滤波器通常是一个PI调节器。鉴相器输出的u_q含有纹波和噪声，不能直接去驱动VCO，否则输出频率会剧烈抖动。PI滤波器的作用有两个：一是对误差进行积分，使稳态相位误差趋于零；二是提供合适的动态响应，让PLL既能快速跟踪，又不至于对电网谐波和噪声过度敏感。其输出ω_err代表对额定角频率的修正量。

压控振荡器在这里并不是一个模拟振荡电路，而是一个积分环节。它接收“额定角频率ω₀+修正量ω_err”，积分得到估计相位θ：θ=∫(ω₀+ω_err)dt。也就是说，VCO输出的不是正弦波本身，而是不断累加的相位角。这个相位角再送回Park变换，形成闭环。

二、闭环传递函数与参数含义

把上述三个环节串起来，可以得到SRF-PLL的小信号线性化模型。设鉴相增益为K_p=U_m，PI滤波器传递函数为G_c(s)=K_{p_PI}+K_{i_PI}/s，VCO为积分环节1/s，则开环传递函数为：

G_open(s) = Um · (Kp_PI + Ki_PI/s) · (1/s)
          = Um · (Kp_PI·s + Ki_PI) / s²

闭环传递函数为：

θ(s)/θ_grid(s) = G_open(s) / (1 + G_open(s))
               = (Um·Kp_PI·s + Um·Ki_PI) / (s² + Um·Kp_PI·s + Um·Ki_PI)

将其与标准二阶系统s²+2ζω_ns+ω_n²对比，可得：

ωn = √(Um·Ki_PI)
ζ  = (Um·Kp_PI) / (2·ωn) = (Kp_PI/2)·√(Um/Ki_PI)

这两个参数直接决定PLL的跟踪性能。ω_n越大，响应越快，但对谐波和噪声的抑制越弱；ζ通常取0.707左右，兼顾超调与响应速度。以额定电网电压幅值U_m=311V（线电压380V）、期望ω_n=2π·20 rad/s、ζ=0.707为例，可反算出Ki_PI=ω_n²/U_m≈(125.66)²/311≈50.8，Kp_PI=2ζω_n/U_m≈2·0.707·125.66/311≈0.571。这组参数可作为教学示例的起点，实际整定时还需结合电网短路比、背景谐波和逆变器控制带宽综合调整。

三、锁相过程的直观理解

锁相过程可以类比为“追赶—对齐—保持”三个阶段。初始时刻，VCO输出的θ与电网实际相位存在偏差，Park变换后u_q不为零，PI滤波器输出一个频率修正量，使VCO积分速度略快或略慢于电网频率，θ开始向电网相位靠拢。当θ接近电网相位时，u_q减小，修正量随之减小，θ的变化速度放缓，最终稳定在电网相位附近，此时u_q≈0，PI输出仅维持额定频率所需的稳态值，PLL进入锁定状态。

锁定后，若电网频率发生阶跃变化，u_q会再次出现偏差，PI重新输出修正量，θ经过一个短暂的动态过程后重新锁定到新的电网相位。这个动态过程的快慢和超调量，正是由前面推导的ω_n和ζ决定。若电网电压含有低次谐波，u_q中会叠加相应频率的脉动，PI参数过大会让这些脉动传入频率估计，造成θ抖动；参数过小则跟踪变慢，在弱电网或频率快速变化时可能失锁。因此，PLL设计的本质是在跟踪速度与抗扰能力之间取折中。

理解这三个部件和闭环传递函数之后，就能进一步分析PLL在电网不平衡、谐波、频率斜坡等工况下的表现，并判断何时需要引入低通滤波、双二阶广义积分器或降阶广义积分器等改进结构。基本SRF-PLL是所有这些改进方案的参照基准，掌握它的结构与参数关系，是后续稳定分析的基础。