4. 实时仿真平台选型与配置

保护装置闭环仿真测试的核心,是把继电保护装置放进一个“会实时响应”的电网环境中:仿真平台在每个仿真步长内计算一次电网状态,通过功率放大器或数字接口把电压、电流信号送给保护装置,保护装置动作后再把跳闸信号回送给仿真平台,改变断路器状态。这个闭环能否稳定、可信,取决于实时仿真平台是否选得合适、硬件资源是否够用、步长是否匹配、I/O 通道是否分配正确。本节围绕这四件事展开。

一、主流实时仿真工具对比

目前工程中常用的实时仿真工具大致分三类。第一类是电磁暂态实时仿真器,以 RTDS、RT-LAB(配合 eMEGAsim/ARTEMiS)、Typhoon HIL、StarSim 为代表,它们把电磁暂态模型编译到 CPU 或 FPGA 上,按固定步长实时求解,适合保护装置的暂态特性测试。第二类是机电暂态与动态相量仿真器,步长通常在毫秒级,适合系统级稳定分析,但对保护装置的暂态波形复现能力有限。第三类是纯数字接口的“数字闭环”方案,用 IEC 61850-9-2 采样值(SV)和 GOOSE 直接与保护装置通信,省去功率放大器,适合智能变电站保护测试。

选型时不能只看品牌,要抓住几个关键指标:最小仿真步长、可用的电气节点规模、I/O 通道数量与类型、是否支持 FPGA 小步长解算、是否支持 IEC 61850 接口、以及是否支持用户自定义模型。例如,做线路距离保护暂态测试,需要步长在 10~50 μs 量级,且能输出真实二次侧电压电流;做母线差动保护测试,则更关注多间隔同步输出和 GOOSE 跳闸回采的时延一致性。

二、硬件资源配置

硬件资源主要看三块:计算资源、I/O 资源和同步资源。计算资源方面,CPU 核数决定能并行解算多少个子系统,FPGA 资源决定能否把关键网络(如换流器、长线路)放到小步长解算。I/O 资源方面,模拟输出通道用于送电压电流,模拟输入通道用于回采保护动作后的触点或模拟量,数字输入/输出用于开关量交互。同步资源方面,多台仿真器级联或与外部设备联调时,需要 GPS/IRIG-B 或 IEEE 1588 对时,保证各节点在同一时间基准上采样。

一个常见的配置示例是:一台实时仿真器配 8 核 CPU、1 块 FPGA 板卡、16 路模拟输出、8 路模拟输入、32 路数字 I/O,外加一台功率放大器。这个配置可以支撑一条 220 kV 线路加一台变压器的保护闭环测试。如果要做整站级测试,节点数和 I/O 数都要成倍增加,此时应优先考虑分布式仿真,把不同间隔分配到不同仿真节点,再用同步信号对齐。

三、步长选择

步长是实时仿真中最关键的参数之一。步长太大,暂态波形失真,保护装置可能误判或漏判;步长太小,计算量上升,可能无法满足实时性。选择步长时,一般遵循“步长小于被关心暂态过程时间常数的 1/10~1/20”的原则。例如,工频 50 Hz 周期为 20 ms,若只关心工频量,步长 100~200 μs 足够;若要复现行波或换流器开关过程,步长需要降到 1~10 μs,甚至用 FPGA 做到亚微秒级。

实际工程中,常采用“混合步长”策略:主网络用 50 μs 步长在 CPU 上解算,换流器或长线路用 2 μs 步长在 FPGA 上解算,两者通过接口交换数据。这样既保证精度,又控制计算量。需要注意的是,步长一旦确定,仿真模型中的采样率、滤波器参数、保护装置的采样率都要与之匹配,否则会出现频谱混叠或时序错位。

四、I/O 通道分配与工程创建

I/O 通道分配要遵循“一一对应、留有余量、便于排查”的原则。以一条线路保护为例,模拟输出通道分配为:A 相电压、B 相电压、C 相电压、A 相电流、B 相电流、C 相电流、零序电压、零序电流,共 8 路;模拟输入通道分配为:保护跳闸 A 相、跳闸 B 相、跳闸 C 相、重合闸,共 4 路;数字输入用于接收保护装置的位置触点,数字输出用于发送断路器位置。分配完成后,要在仿真软件中建立通道映射表,把模型中的信号名与物理通道号绑定。

工程创建的一般流程是:新建工程→选择目标硬件→配置步长与解算器→搭建或导入电网模型→分配 I/O 通道→编译下载→闭环联调。编译前要检查模型是否包含代数环、是否有未连接的悬空节点、I/O 通道是否超出硬件上限。下载后先用小信号测试,确认各通道输出正常,再逐步加大故障电流,观察保护动作是否正确。

实时仿真平台选型与配置核心要素 主流工具对比 电磁暂态实时仿真器 RTDS/RT-LAB 机电暂态仿真器 毫秒级步长 数字闭环(SV/GOOSE) IEC 61850 关键指标:步长 / 节点规模 / I/O / 接口 硬件资源配置 计算资源 CPU核数 / FPGA I/O 资源 模拟/数字通道 同步资源 GPS / IEEE 1588 示例:8核CPU + FPGA + 16AO/8AI/32DIO 步长选择策略 工频量测试 100~200 μs 暂态/行波测试 1~10 μs 混合步长 CPU 50μs + FPGA 2μs 原则:步长 < 暂态时间常数 / 10 闭环仿真信号流与 I/O 通道分配 实时仿真平台 电网模型 + 解算器 功率放大器 电压/电流放大 保护装置 采样/逻辑/跳闸 断路器 状态反馈 AO 8路 二次侧信号 跳闸/合闸 断路器位置反馈(DI)→ 仿真平台更新网络拓扑 AI: 4路跳闸回采 DI: 32路开关量 DO: 跳闸命令

五、工程创建中的常见问题与排查

工程创建阶段最容易出问题的地方有三个。第一是通道映射错误,比如把 A 相电压映射到了 B 相通道,导致保护装置看到的相序不对。排查方法是先输出一组已知的对称三相量,用万用表或示波器在功放输出端测量,确认相序和幅值正确。第二是步长与保护采样率不匹配,表现为保护装置频繁启动或误动。此时应检查仿真步长是否小于保护装置采样周期的 1/2,必要时在仿真输出端加抗混叠滤波器。第三是同步丢失,多台仿真器级联时如果对时信号中断,各节点时间基准漂移,闭环会失稳。排查时先看对时指示灯,再用示波器观察各节点同步脉冲的相位差。

配置检查清单:① 步长是否满足暂态精度要求;② I/O 通道数是否超出硬件上限;③ 通道映射是否与模型信号一一对应;④ 对时信号是否锁定;⑤ 编译下载后各通道输出是否正常;⑥ 小信号测试通过后再加大故障电流。

总的来说,实时仿真平台选型与配置不是一次性的工作,而是随着测试对象和测试目的不断调整的过程。选型时抓住步长、规模、接口三个硬指标;配置时把硬件资源、步长策略、I/O 分配和工程创建串成一条线;联调时用“先小信号、后大故障、先单端、后闭环”的顺序逐步验证。只有这样,闭环仿真测试的结果才具备可信度,才能真正用于保护装置的动作行为分析和整定校验。