4. Layerscape启动与初始化可靠性验证
Layerscape（如LS1046A、LS2088A、LX2160A）的启动过程是一条严格受时序约束的硬件—固件协同链路：电源轨按序建立、复位信号按序释放、参考时钟稳定锁定、BootROM从指定介质读取RCW与启动镜像、U-Boot接管并完成外设初始化。任一环节的裕量不足或时序偏移，都会表现为“偶发不启动”“冷启动失败、热复位正常”“启动时间抖动大”等难以复现的可靠性问题。本节围绕这条链路，给出可执行的验证方法与判据。
一、启动链路的对象与依赖关系
验证前必须先明确被验证对象及其依赖顺序。Layerscape的典型上电顺序为：主电源轨（VDD、VDD_CORE等）→ 辅助/IO电源轨（如1.8V、3.3V、DDR电源）→ 参考时钟（SYSCLK，常见100MHz或125MHz差分）稳定 → PORESET_B释放 → BootROM执行 → 加载RCW与PBL/SPL → U-Boot SPL/Proper启动。其中RCW（Reset Configuration Word）决定启动介质、时钟比、SerDes配置等关键参数，是BootROM能否正确读取镜像的前提。
二、上电时序与电源轨验证
电源轨验证的核心是“顺序正确 + 裕量充足”。以LS1046A为例，典型要求VDD_CORE先于或与VDD同时建立，1.8V/3.3V IO轨在核心轨稳定后建立，DDR电源（1.2V/1.35V）在DDR控制器初始化前稳定。验证时使用四通道以上示波器，探头分别接各轨测试点，触发源选主电源轨上升沿，单次捕获整条上电过程。
需要记录的参数包括：每轨10%→90%上升时间、轨间延迟（如VDD_CORE达到90%到1.8V达到10%的时间差）、过冲幅度、稳态纹波。判据示例（教学假设值）：上升时间在0.5～5ms内，轨间延迟不超过10ms，过冲不超过标称值的5%，稳态纹波小于30mVpp。若某轨上升过慢，可能导致BootROM在电源未稳时开始读取，表现为启动偶发失败。
三、复位与时钟的联合验证
PORESET_B的释放时刻必须晚于SYSCLK稳定。验证方法：将时钟差分信号经差分探头接入示波器，同时接PORESET_B，测量从时钟幅度达到稳定（如达到90%幅值且频率稳定）到PORESET_B上升沿的时间差。该裕量应大于手册规定的最小值，工程上建议保留至少20%余量。
复位脉宽同样关键。若PORESET_B过窄，内部逻辑可能未完成初始化；过宽则延长启动时间。测量时注意探头接地弹簧就近接地，避免引入振铃误判。对于支持热复位的场景，还需验证HRESET_B与PORESET_B的区分：热复位不重新走完整上电时序，但要求时钟与电源保持稳定，验证时应确认热复位后BootROM能正确重新加载。
四、BootROM与RCW读取可靠性
BootROM阶段的可观测性有限，但可通过以下手段间接验证：一是确认RCW源选择引脚（如CFG_RCW_SRC）电平正确，用万用表或逻辑分析仪在PORESET_B释放前采样；二是若启动介质为QSPI/SD，用逻辑分析仪抓取BootROM发出的读命令，确认片选、时钟、数据线活动正常；三是通过BootROM的失败指示（如部分器件提供的启动状态寄存器或LED编码）判断是否进入重试。
RCW本身应做CRC校验。若RCW损坏，BootROM可能回退到备用源或停止启动。验证时故意写入一个CRC错误的RCW（在可恢复的测试板上），观察是否按预期回退，以确认冗余机制有效。
五、U-Boot启动稳定性测试
U-Boot阶段可获取丰富日志。建议在U-Boot中启用时间戳（CONFIG_TIMESTAMP或自定义打印），记录从BootROM跳转到U-Boot入口、DDR初始化完成、外设枚举完成、到达命令行或启动内核的时间点。稳定性测试应覆盖：冷启动、热复位、看门狗复位、电源跌落恢复四种场景，每种场景重复不少于100次。
# U-Boot 环境变量示例：记录启动时间基线
setenv bootdelay 1
setenv bootcmd 'run boot_timestamp; run distro_bootcmd'
setenv boot_timestamp 'echo START_UBOOT; mw.b 0x1000000 0xAA; echo DDR_INIT_DONE'
# 观察启动日志中的关键节点
U-Boot 2022.04 (Jan 10 2024 - 10:00:00 +0800)
SoC: LS1046A
Clock: SYSCLK 100MHz, DDR 1600MT/s
DDR: 4 GiB (DDR4, 64-bit, ECC off)
START_UBOOT
DDR_INIT_DONE
判据：同一场景下启动时间波动不超过基线的±10%；无“Resetting CPU”异常；DDR训练无失败重试；看门狗复位后能正常回到U-Boot。若出现启动时间随温度升高而显著增加，应检查DDR训练与时钟裕量。
六、验证记录表（可直接使用）
| 验证项 | 观测对象 | 示例判据 | 记录方式 |
|---|---|---|---|
| 电源轨时序 | VDD_CORE、1.8V、3.3V、DDR | 轨间延迟≤10ms，过冲≤5% | 示波器多通道单次捕获 |
| 时钟稳定 | SYSCLK差分 | PORESET_B释放前已锁定，抖动RMS≤5ps | 差分探头+相位噪声分析 |
| 复位脉宽 | PORESET_B | ≥手册最小值，释放裕量≥20% | 示波器与时钟联合测量 |
| RCW读取 | CFG_RCW_SRC、QSPI/SD总线 | 源选择正确，CRC通过，无重试 | 逻辑分析仪+启动状态 |
| U-Boot启动 | 启动日志时间戳 | 波动≤±10%，无异常复位 | 串口日志自动采集 |
完成上述验证后，应形成每块测试板的启动时序基线档案，包含波形截图、参数统计和异常记录。后续任何硬件改版或电源芯片替换，都需与基线对比，确认时序裕量未被侵蚀。这样，启动可靠性才从“能启动”提升为“可量化、可复现、可回归”的工程指标。