3. 上电前硬件检查与最小系统确认
Layerscape 板卡在上电之前，最忌讳的做法是“先插电、再看现象”。一旦电源轨短路、DDR 供电错位或复位信号被长期拉低，轻则无法启动，重则烧毁 SoC、PMIC 或 DDR 颗粒。因此，Bring-up 的第一步不是敲命令，而是把板子当作一个待验证的电气系统，用万用表和示波器逐项确认：电源是否正常、时钟是否起振、复位是否释放、JTAG 是否可达、DDR 供电与参考是否就绪、启动介质是否可访问。只有这些“最小系统”条件成立，后续的 RCW 配置、SerDes 初始化、DDR 训练和固件加载才有意义。
一、先做静态检查：短路、极性与关键电阻
断电状态下，首先用万用表二极管档或低阻档测量各主要电源轨对地阻抗。以典型的 LS1046A 参考设计为例，VDD 核心电压约 1.0V、DDR4 供电约 1.2V、SerDes 供电约 1.0V/1.8V、IO 供电 1.8V/3.3V。正常板卡上，核心电源对地阻抗通常在几十欧姆到几百欧姆之间，若测得接近 0Ω 或只有几欧姆，说明存在短路或滤波电容击穿，必须排除后再上电。同时检查电源输入端的保险丝、ORing 二极管、PMIC 的使能脚和反馈分压电阻是否焊接正确，避免因分压比错误导致输出电压偏高。
静态检查还包括：确认所有电源芯片的 EN、PGOOD、VDDIO 等引脚没有对地短路；确认 DDR4 的 VREF、VTT、VDDQ 没有与 VSS 短接；确认 JTAG 的 TCK、TMS、TDI、TDO 没有与相邻信号桥连。对于 BGA 封装的 SoC，还要注意是否有锡珠导致相邻球短路。这些检查看似基础，但能排除绝大多数“一上电就大电流”的故障。
二、上电时序与电源轨验证
Layerscape 对上电时序有明确要求：通常先建立 3.3V 和 1.8V IO 电源，再建立 DDR 和 SerDes 电源，最后建立核心电源，且各轨的上升时间、单调性和掉电顺序都需满足数据手册要求。实际操作中，可先用万用表确认各轨静态电压值，再用示波器观察上电瞬间的爬升过程。重点看三点：电压是否单调上升、是否在设定值附近稳定、PGOOD 是否在电压建立后正常拉高。
若某一路电源没有输出，先查使能信号和反馈节点，而不是盲目更换芯片。例如，PMIC 的 PGOOD 未释放，可能导致后续电源被锁死；此时应检查前级电源的 PG 信号是否真正到达 PMIC 的 EN 引脚。对于多相供电的核心电源，还要确认相数配置和电流检测电阻是否正确，避免因缺相导致大电流下掉电。
三、时钟、复位与 JTAG 确认
时钟是 SoC 工作的“心跳”。Layerscape 通常需要外部提供系统时钟（如 100MHz 差分或单端）和 RTC 时钟（32.768kHz）。用示波器测量时钟输出时，应关注频率、幅值、占空比和抖动。若系统时钟没有起振，先检查晶振或时钟发生器供电、使能脚和负载电容，再确认 SoC 的时钟输入引脚没有虚焊。对于差分时钟，还要确认 P/N 没有接反。
复位信号同样关键。上电后，RESET_B 或 PORESET_B 应保持低电平一段时间，待电源和时钟稳定后释放为高。若复位一直为低，SoC 不会执行任何取指操作。用示波器同时抓取复位释放沿和时钟稳定沿，可以判断复位释放是否发生在时钟稳定之后。JTAG 方面，先确认 TCK 有波形、TMS 有跳变、TDO 有响应；若 JTAG 链无法识别器件，应检查 TRST 是否被正确驱动、JTAG 电平是否与调试器匹配，以及 SoC 的 JTAG 引脚是否被复用为其他功能。
四、DDR 与启动介质的最小系统确认
DDR 是 Bring-up 中最容易出问题的部分。上电前应确认 DDR4 的 VDDQ、VTT、VREF 电压正确，VREF 约为 VDDQ 的一半。上电后，用示波器测量 DDR 时钟和地址/命令信号的静态电平，确认没有异常拉低或拉高。若 DDR 供电正常但无法训练，通常需要检查 DQ/DQS 的走线、端接电阻和 VREF 电容。对于启动介质，NOR Flash、SD 卡或 eMMC 的供电和片选信号也应在上电前确认，避免因介质未就绪导致 SoC 无法加载 RCW 和固件。
下面这张图把上电前检查的关键对象、测量工具和判断条件组织成一张关系图，便于在实验室逐项核对。
五、把检查结果落到“可上电”判断
完成上述检查后，应形成明确的放行条件：各电源轨对地阻抗正常且电压在容差范围内；上电时序单调、PGOOD 正常；系统时钟和 RTC 时钟频率、幅值合格；复位信号在时钟稳定后释放；JTAG 能识别到 SoC 的 IDCODE；DDR 供电和 VREF 正常；启动介质供电和片选通路无异常。只有这些条件同时满足，才建议进入下一步的 RCW 配置和调试器连接。若其中任何一项不满足，应先定位并修复，而不是反复上电“碰运气”。
上电前检查的价值在于把“不可见的电气风险”变成“可测量的判断依据”。万用表负责静态阻抗和电压，示波器负责时序和动态波形，两者结合才能确认最小系统是否真正就绪。对于 Layerscape 这类多电源域、多时钟域的 SoC，这一步做得越扎实，后续 DDR 训练、SerDes 链路和启动加载的成功率就越高。