4. 高速互连信号完整性基础

当PCIe链路速率从Gen3的8 GT/s提升到Gen5的32 GT/s、Gen6的64 GT/s时,信号在PCB走线、连接器、过孔和线缆上的每一个不连续点都会放大成误码。理解信号完整性,本质上就是理解“能量如何从发送端传到接收端,又在哪里被反射、衰减和噪声淹没”。本节围绕差分信号、阻抗匹配、插入损耗、回波损耗、眼图以及Marvell SerDes的基本概念展开,为后续的通道设计、均衡配置和误码定位打基础。

差分信号:用两条线承载一个比特

PCIe采用差分信号传输,每个通道由一对走线(D+与D−)组成。发送端驱动两条线以相反的相位摆动,接收端只关心两者之间的电压差 Vdiff = V(D+) − V(D−)。这种结构带来三个直接好处:一是共模噪声(如电源波动、邻近走线串扰)同时耦合到两条线上,相减后被抵消;二是差分摆幅小,边沿更快,适合高速翻转;三是差分对自身形成较稳定的奇模阻抗,便于端接匹配。

差分信号的关键参数包括差分阻抗(PCIe通常要求85 Ω±10%,部分设计为90 Ω)、差分对内的偏斜(intra-pair skew,一般要求小于5 ps,Gen5下更严)、以及共模电压。若一对走线长度不一致,正负信号到达接收端的时间不同,差分眼图会明显收窄。因此在实际布线中,绕等长、避免跨分割、保持参考平面完整,是差分对最基本的约束。

阻抗匹配与反射

信号沿传输线传播时,如果遇到阻抗突变(如过孔、连接器、线宽变化、未端接的支线),一部分能量会被反射回来。反射系数 Γ = (Z_L − Z_0)/(Z_L + Z_0),当 Z_L = Z_0 时 Γ = 0,能量全部继续向前传播。对于PCIe,发送端和接收端通常都做了片内端接,但PCB上的过孔残桩、连接器引脚和封装焊球仍会引入寄生电容/电感,形成局部阻抗不连续。

工程上控制反射的手段包括:保持差分阻抗在85 Ω附近、减少过孔数量并优化反焊盘、避免长残桩(可用背钻)、在连接器区域做阻抗补偿。反射在时域上表现为过冲、下冲和振铃,在频域上则体现为回波损耗。

插入损耗与回波损耗

插入损耗(Insertion Loss, IL)描述信号从发送端到接收端后幅度的衰减,通常用S参数 S21 表示,单位dB。它由导体损耗(趋肤效应、铜箔粗糙度)和介质损耗(Dk、Df)共同决定,且随频率升高而增大。PCIe Gen5在16 GHz处的通道插入损耗预算通常要求不超过约36 dB(含连接器和线缆),Gen6在32 GHz附近要求更严。插入损耗过大,接收端眼高和眼宽都会被压缩。

回波损耗(Return Loss, RL)描述有多少能量被反射回来,用 S11 表示,数值越负越好(例如 −10 dB 表示约10%的电压反射)。回波损耗差意味着阻抗不连续严重,反射能量会在通道中来回振荡,进一步恶化眼图。插入损耗和回波损耗是一对互补指标:前者看“传过去多少”,后者看“弹回来多少”。

PCIe高速通道信号完整性要素与SerDes信号链 发送端 TX 差分驱动 Zdiff ≈ 85 Ω PCB走线 + 过孔 + 连接器 + 线缆 插入损耗 IL (S21):导体损耗 + 介质损耗,随频率升高而增大 回波损耗 RL (S11):阻抗不连续引起的反射 接收端 RX CTLE / DFE 眼图判决 前向 前向 反射能量(回波损耗 RL) 眼图(接收端判决窗口) 时间 (UI) 电压 (mV) 眼高 眼宽 判决门限 Marvell SerDes 信号链 TX FIR 预加重/去加重 通道 IL / RL CTLE 高频补偿 DFE 判决反馈均衡 CDR 时钟恢复 均衡目标:在接收端重新张开眼图,降低误码率 典型指标:BER < 1e-12(配合FEC)

眼图:把误码风险可视化

眼图是把接收端波形按单位间隔(UI)叠加后形成的统计图。眼高反映噪声和幅度余量,眼宽反映时序余量,交叉点位置反映抖动。一个“张开”的眼图意味着接收机能在判决门限和采样时刻上安全地区分0和1。PCIe Gen5的1 UI约为31.25 ps,Gen6约为15.625 ps,眼宽余量非常有限。

影响眼图的常见因素包括:插入损耗导致的高频衰减、反射引起的振铃、串扰、电源噪声、时钟抖动以及发送端均衡不足。实际调试中,我们通常先看原始眼图,再逐级打开CTLE、DFE和FEC,观察眼高/眼宽是否恢复到可接受范围。若眼图闭合严重,即使FEC能纠正部分错误,链路训练也可能失败或出现高延迟重传。

Marvell SerDes基本概念

Marvell的PCIe SerDes通常集成在主机桥、交换芯片或NVMe控制器中,负责并串转换、时钟恢复和链路均衡。其发送端包含FIR滤波器,通过预加重(pre-emphasis)和去加重(de-emphasis)补偿通道的高频损耗;接收端包含连续时间线性均衡器(CTLE)和判决反馈均衡器(DFE),分别用于补偿低频段和高频段的通道响应。时钟数据恢复(CDR)从数据边沿中提取采样时钟,保证在最佳时刻采样。

在链路训练阶段,PCIe会通过TS1/TS2有序集协商速率、宽度和均衡参数。Marvell SerDes通常支持自适应均衡,接收端根据误码统计或眼图监视结果动态调整CTLE增益和DFE抽头系数。对于工程师而言,需要关注的关键寄存器/参数包括:TX预设(preset)、CTLE boost、DFE tap权重、以及链路训练后的均衡状态。若通道损耗接近预算上限,可优先尝试提高TX预设或增加CTLE boost,再观察眼图与误码率变化。

在实际项目中,建议把“通道S参数—插入损耗/回波损耗—眼图—SerDes均衡配置”作为一条完整的验证链:先用矢量网络分析仪或仿真提取S21/S11,再在接收端用误码仪或内建眼图监视器观察均衡前后的眼图,最后根据眼高/眼宽和BER决定是否需要调整PCB或SerDes参数。

关键指标速查

指标 含义 典型关注点
差分阻抗 差分对奇模阻抗 PCIe通常85 Ω±10%
插入损耗 IL S21,前向传输衰减 Gen5 16 GHz处约≤36 dB
回波损耗 RL S11,反射能量比例 越负越好,如≤−10 dB
眼高/眼宽 接收端幅度/时序余量 需覆盖采样与判决门限
CTLE/DFE 接收端均衡手段 补偿高频损耗与码间干扰

掌握这些基础后,后续在分析具体链路故障时,就能从“阻抗是否连续、损耗是否超预算、反射是否严重、眼图是否闭合、SerDes均衡是否到位”这几个维度快速定位问题,而不是盲目更换线缆或反复重训练。