1. 课程导入与链路调优全景

在数据中心、企业核心交换、5G承载与AI算力集群中，以太网PHY与SerDes是每一根高速链路的物理底座。当链路速率从10G、25G一路推进到100G、400G乃至800G，信号在PCB走线、连接器、线缆和光模块之间传输时，会持续遭受插入损耗、反射、串扰、抖动与噪声的侵蚀。链路调优（Link Tuning）要做的，就是在这些损伤已经客观存在的前提下，通过参数配置、均衡训练与状态观测，让收发两端在可接受的误码率下稳定建链并长期保持。

本课程围绕Marvell以太网PHY与SerDes器件展开，核心对象包括三类：一是PHY芯片内部的PCS/PMA层，负责编解码、通道绑定与链路状态机；二是SerDes收发通道，包含TX FIR均衡器、RX CTLE/DFE均衡器、CDR时钟恢复与眼图监测模块；三是围绕这些器件的主机接口与调试通道，例如MDIO寄存器访问、固件下载接口以及厂商提供的诊断工具。学习目标可以概括为四个层次：能读懂链路调优的完整流程；能根据器件手册定位关键寄存器与参数；能结合眼图、误码率与均衡收敛状态判断链路健康度；能在典型故障场景下给出可执行的调整方向。

典型应用场景主要有四类。第一类是背板链路，例如交换机线卡到交换网板之间经过长距离PCB走线，损耗大、反射复杂，通常需要较强的TX FIR预加重与RX DFE配合。第二类是直连铜缆（DAC）与有源铜缆（ACC），线缆本身带有固定损耗，调优重点在于通道损耗补偿与自适应均衡收敛。第三类是光模块链路，电口侧SerDes与光模块之间通过金手指连接，需要关注电口均衡与光口DDM信息的联合判读。第四类是芯片间互联，例如MAC与PHY之间的XFI/USXGMII接口，调优重点在于时序余量与信号完整性。

整体调优流程可以分成五个阶段，但它们并非严格线性，实际工作中经常需要回退迭代。第一阶段是链路建立与状态确认，通过MDIO读取PCS状态寄存器，确认链路是否进入Block Lock、是否完成通道对齐、是否报告HiBER或Loss of Signal。第二阶段是损伤评估，利用眼图监测、误码率统计和均衡器收敛系数，判断当前链路的主要瓶颈是损耗、反射还是串扰。第三阶段是参数调整，包括TX FIR的pre-cursor、main-cursor、post-cursor系数，RX CTLE的增益与峰值频率，DFE的抽头数量与自适应模式，以及CDR的环路带宽。第四阶段是训练与收敛观察，让自适应均衡完成收敛，记录收敛时间与最终系数。第五阶段是验证与固化，在目标误码率（例如1E-12或1E-15）下持续观察，确认无误码后把参数写入配置或固件。

理解这张全景图的关键，在于把“状态确认—损伤评估—参数调整—训练收敛—验证固化”看作一个闭环，而不是一次性动作。实际调试中，最常见的误区是跳过损伤评估直接调参数，结果在损耗、反射和串扰之间反复试错。更有效的做法是先用眼图和误码率定位主要损伤类型，再有针对性地选择均衡手段。

以一条典型的400G背板链路为例，假设信道插入损耗在Nyquist频率处约为32dB，初始配置下PCS报告HiBER。此时合理的排查顺序是：先读RX CTLE的收敛状态，确认均衡器是否已经达到最大增益仍无法打开眼图；再检查TX FIR的post-cursor是否过小，导致高频补偿不足；然后观察DFE抽头系数是否出现饱和或持续振荡。如果CTLE已到上限、DFE抽头饱和，说明信道损耗超出当前均衡能力，需要考虑降低速率、更换更短信道或启用更强的前向纠错。如果DFE系数收敛但眼高余量不足，则可以在TX侧适当增加pre-cursor和post-cursor，同时观察RX眼图监测的浴盆曲线是否改善。