3. 高速接口与信号完整性基础

在高速网络硬件验证中，接口速率从 25G 到 800G 的演进并不是简单的“频率翻倍”。每提升一档速率，SerDes 通道的奈奎斯特频率、单位间隔（UI）、允许的抖动预算和均衡复杂度都会发生结构性变化。理解这些变化，是判断链路能否稳定建链、误码率是否达标、故障出在物理层还是协议层的前提。

速率档位与信号完整性压力的对应关系

以太网接口速率通常以每通道（lane）速率和通道数组合实现。25G 常用 1×25G；100G 常见 4×25G 或 2×50G；400G 常见 8×50G 或 4×100G；800G 则常见 8×100G。以 50G PAM4 为例，符号率为 26.5625 GBd，UI 约 37.6 ps；100G PAM4 符号率翻倍到 53.125 GBd，UI 约 18.8 ps。UI 越小，同样的绝对抖动（ps）占 UI 的比例越大，眼图闭合风险越高。

PAM4 与 NRZ 的差异必须单独强调。NRZ 每符号 1 bit，只有高低两个电平；PAM4 每符号 2 bit，有四个电平，理想眼高只有 NRZ 的约三分之一。因此 PAM4 对幅度噪声、线性度和均衡误差更敏感。验证时不能只看“有没有眼”，而要同时看三个眼（上、中、下）的张开程度和各自误码贡献。

SerDes 均衡：从 TX FIR 到 RX DFE

高速通道的插入损耗随频率升高而增大，100G PAM4 在 26.56 GHz 处的损耗可能达到 20～30 dB。均衡的任务是在发送端和接收端共同补偿这种频率相关衰减。发送端 TX FIR 通过预加重提升高频分量，典型 3～5 tap，系数可调；接收端 CTLE 提供连续的高频增益，DFE 则利用已判决符号消除后游标（post-cursor）ISI。

实际调试中，均衡参数不是越大越好。TX 预加重过强会抬高 EMI 和近端串扰；CTLE 增益过高会放大高频噪声；DFE tap 过多在低信噪比下可能误判传播。验证时应结合通道 S 参数、眼图张开度和误码率曲线综合判断。例如，某 100G 背板通道在 26.56 GHz 损耗约 24 dB，初始 CTLE 设为 8 dB、DFE 5 tap 时 BER 约 1e-8；将 CTLE 提升到 12 dB 并优化 TX FIR 后，BER 可改善到 1e-12 量级。这类数值属于教学示例，实际值需以具体通道和芯片手册为准。

眼图、抖动与误码率的关系

眼图是时域上大量 UI 叠加的结果，眼高反映噪声和幅度裕量，眼宽反映抖动裕量。抖动分为随机抖动（RJ）和确定性抖动（DJ）。RJ 服从高斯分布，用 RMS 值描述；DJ 包括占空比失真（DCD）、周期性抖动（SJ）和数据相关抖动（DDJ）。总抖动 TJ 在给定 BER 下可近似为 TJ = RJ×Q + DJ，其中 Q 由目标 BER 决定，BER=1e-12 时 Q≈7.03，BER=1e-15 时 Q≈7.94。

误码率是最终判据。验证时通常先看 BER 是否低于目标值（如 1e-12 或 1e-15），再看眼图裕量和抖动分解是否合理。如果 BER 不达标但眼图看起来“还行”，要重点检查 PAM4 三个眼的误码分布是否均匀、DFE 是否收敛、CDR 是否锁定。如果眼图明显闭合，则优先排查通道损耗、连接器阻抗不连续、参考时钟抖动和电源噪声。

对验证与诊断的实际影响

在硬件验证中，不同速率档位需要不同的测试配置。25G NRZ 可较多依赖示波器眼图和简单 BER 测试；50G/100G PAM4 则需要支持 PAM4 解码的示波器、误码仪和通道仿真。400G/800G 更强调多通道并行、FEC 前后误码对比以及链路训练状态机观测。

诊断时建议按以下顺序缩小范围：先确认链路训练是否完成、CDR 是否锁定；再读取芯片内部的均衡自适应状态和误码计数器；然后用示波器在测试点抓取眼图，分离 RJ 与 DJ；最后结合通道 S 参数判断是通道问题、均衡配置问题还是时钟/电源问题。对于 PAM4，还要单独观察三个眼的误码贡献，避免只用一个总 BER 掩盖某一眼的严重劣化。

掌握速率、UI、均衡、眼图、抖动和 BER 之间的定量关系，才能在 25G 到 800G 的验证中快速判断问题层级，而不是停留在“换线、重启、再测一次”的循环里。