1. SWD 接口概述
各位同学，咱们今天正式开讲 SWD 调试接口。说实话，这个接口我用了快十年了，每次看到新手拿着 JTAG 线在那对着四五个引脚发愁，我就想说——你试试 SWD 啊，两根线就能搞定的事。
SWD 全称是 Serial Wire Debug，串行线调试。ARM 公司搞出来的东西，专门给 Cortex-M 系列内核用的。我最早接触是在做 STM32F103 的项目，那时候还不太敢用，总觉得两根线不靠谱。后来踩了几次坑，才真正摸透它的脾气。
1.1 SWD 协议背景
SWD 是 ARM 在 2005 年左右推出的调试协议。它替代了传统的 JTAG，专门针对引脚受限的嵌入式设备。你想想看，很多 MCU 总共就几十个引脚，JTAG 要占 5 根线，SWD 只要 2 根——SWDIO 和 SWCLK。
我记得第一次在产线上用 SWD 批量烧录，效率比 JTAG 高了不少。原因很简单：线少，干扰就少，连接更稳定。
核心要点：SWD 是 ARM Cortex-M 系列的标准调试接口，使用两根信号线实现与 JTAG 相同的调试功能（读写寄存器、下载程序、单步调试等）。
1.2 SWD 与 JTAG 对比
很多工程师会问：既然 JTAG 也能用，为什么还要学 SWD？我直接给你列个表，一看就明白。
| 对比项 | SWD | JTAG |
|---|---|---|
| 信号线数量 | 2 根（SWDIO + SWCLK） | 5 根（TMS + TCK + TDI + TDO + nTRST） |
| 引脚占用 | 少，适合小封装 MCU | 多，大封装芯片才方便 |
| 调试速度 | 最高可达 50 MHz（取决于目标芯片） | 同样可到 50 MHz，但线多信号串扰大 |
| 热插拔 | 相对稳定，线少干扰小 | 容易因信号线悬空导致误触发 |
| 协议复杂度 | 简单，状态机只有 16 个状态 | 复杂，状态机有 16 个状态但信号多 |
| 调试功能 | 完全覆盖 JTAG 的调试能力 | 支持边界扫描（JTAG 独有） |
| 适用场景 | Cortex-M 系列 MCU | Cortex-A/R 系列、FPGA、边界扫描 |
说白了，如果你只是做 MCU 调试和烧录，SWD 完全够用。JTAG 多出来的边界扫描功能，做硬件测试时才有用。我建议你：新项目优先用 SWD，省引脚、省布线、省心。
1.3 SWD 物理层信号定义
SWD 接口就 4 根线：SWDIO、SWCLK、GND、VCC。嗯，这里要注意，VCC 不是必须的，但 GND 绝对不能少。
1.3.1 SWDIO（数据线）
双向数据线。调试器通过它发送命令，目标芯片通过它返回数据。我见过不少新手把 SWDIO 和 SWCLK 接反，结果死活连不上——别问我怎么知道的，我也干过这事。
1.3.2 SWCLK（时钟线）
由调试器驱动，提供同步时钟。频率一般设 1-4 MHz 比较稳妥。我曾经为了追求速度，直接拉到 20 MHz，结果线缆稍微长一点就丢包。后来学乖了：先低速连上，再根据线缆质量调高。
1.3.3 GND（地线）
共地参考。这根线不接，信号根本回不来。我调试过一个客户板子，SWD 死活连不上，最后发现 GND 线虚焊了。你说冤不冤？
1.3.4 VCC（参考电压）
不是供电线！它是用来检测目标芯片电压的。调试器通过 VCC 引脚感知目标板的工作电压，从而调整 IO 电平匹配。很多调试器支持 1.8V-5V 自适应，靠的就是这根线。
避坑指南：我曾经遇到过一块板子，VCC 引脚直接接了 3.3V 给调试器供电，结果调试器烧了。记住：VCC 是检测线，不是电源线！目标板必须自己供电，调试器只读电压，不供电流。
1.4 SWD 接口连接方式
标准连接是 4 针或 5 针（多一个 nRESET）。我推荐你直接用 4 针：SWDIO、SWCLK、GND、VCC。nRESET 不是必须的，大部分调试器可以通过 SWD 协议复位目标芯片。
实际项目中，我习惯在 PCB 上留一个 4 针的排针座，间距 2.54mm，方便夹子或杜邦线连接。如果你做产品设计，建议把 SWD 接口放在板边，方便产线烧录。
个人经验：量产项目上，我强烈建议用 4 针的 SWD 接口，不要用 JTAG。产线工人每天要插拔几百次，少一根线就少一次出错概率。而且 SWD 的线序简单，不容易插反。
1.5 SWD 协议框架图
下面这张图是我自己整理的 SWD 协议框架，从物理层到应用层一目了然。你仔细看看，后面几章的内容都围绕这个框架展开。
从这张图你能看到，SWD 协议分四层。物理层就是那几根线，数据链路层负责帧格式，传输层管理 DP/AP 寄存器，应用层才是我们真正用的调试功能。每一层都有它的坑，后面我会一个一个讲。
1.6 实际项目中的 SWD 接口设计建议
最后，我结合这些年做过的项目，给你几条实在的建议：
- PCB 布线：SWDIO 和 SWCLK 尽量走短，远离高频信号（晶振、RF 天线）。我吃过一次亏，SWCLK 走线太长，信号反射导致时钟抖动，连上后读写经常出错。
- 上拉电阻：SWDIO 建议加 10kΩ 上拉到 VCC，SWCLK 加 10kΩ 下拉到 GND。这样调试器未连接时引脚状态确定，不会误触发。
- ESD 保护：如果接口要引出到外壳（比如通过 USB 转 SWD 的调试器），加 TVS 管保护。产线上静电放电很常见，我见过不止一块板子的 SWDIO 引脚被打坏。
- 线序统一：建议固定线序：1-VCC、2-SWDIO、3-SWCLK、4-GND。这样不管换什么调试器，线序都不用改。
我的习惯：每次画原理图前，先确认调试器的接口定义。J-Link、ST-Link、DAP-Link 的 SWD 引脚顺序可能不一样。我一般会在原理图上标注「接 J-Link SWD 4-pin」，产线工人照着接就行，不会出错。