第一章：Makefile基础回顾——目标、依赖、规则、变量定义与使用
说实话，很多朋友一上来就问我Makefile调试的问题。但我发现，大部分人其实卡在最基础的地方——连目标、依赖、规则都没搞明白。这就像你要修车，却不知道油门刹车在哪。所以，咱们先花一章把地基打牢。
我个人习惯把Makefile看作一张「菜谱」。你告诉系统：我想吃番茄炒蛋（目标），你需要番茄和鸡蛋（依赖），然后怎么炒（规则）。就这么简单。
1.1 目标（Target）——你到底想干啥？
目标就是Makefile要生成的东西。最常见的是可执行文件，也可以是.o文件，甚至是一个伪目标（比如clean）。
举个例子：
hello: hello.o
gcc -o hello hello.o
这里的hello就是目标。它依赖hello.o，规则是执行gcc命令。
重点：Makefile默认只执行第一个目标。如果你写了多个目标，make只会管第一个。
我在项目中遇到过一个问题：同事把clean目标写在最前面，结果每次make都执行clean，把编译好的文件全删了。嗯，这就是目标顺序没搞明白。
1.2 依赖（Prerequisites）——你需要什么材料？
依赖就是目标的前置条件。如果依赖比目标新，或者依赖不存在，make就会重新执行规则。
你想想看，这其实很合理。我改了一个源文件，那对应的.o文件肯定要重新编译。make就是靠文件时间戳来判断的。
main.o: main.c header.h
gcc -c main.c
这里main.o依赖main.c和header.h。只要这两个文件任何一个变了，main.o就会重新生成。
小技巧：我建议把头文件也写进依赖里。很多人只写.c文件，结果改了头文件却不重新编译，排查半天才发现。我曾经因为这个bug浪费了一整个下午。
1.3 规则（Recipe）——具体怎么干？
规则就是目标下面的命令。注意，每条命令前面必须是一个Tab键，不能是空格。这是Makefile最坑的地方，没有之一。
program: main.o utils.o
gcc -o program main.o utils.o
规则可以有多条命令。每条命令都在独立的shell中执行。如果你想在同一个shell里执行多条命令，可以用分号或者反斜杠连接。
target:
cd build; \
make all
注意：规则中的命令如果执行失败（返回非零），make会停止执行。如果你希望即使失败也继续，可以在命令前面加一个-。
我记得有一次写部署脚本，中间一条命令失败了，结果整个构建都停了。后来加了个-才搞定。说白了，这就是make的容错机制。
1.4 变量定义与使用——别写死，用变量
写Makefile最忌讳的就是硬编码。编译器路径、编译选项、源文件列表，这些都应该用变量来管理。
变量定义很简单：
CC = gcc
CFLAGS = -Wall -O2
SRCS = main.c utils.c
OBJS = $(SRCS:.c=.o)
使用变量时用$()或者${}包裹：
$(CC) $(CFLAGS) -c $< -o $@
这里$<表示第一个依赖，$@表示目标。这些都是自动变量，后面我们会详细讲。
| 变量类型 | 示例 | 说明 |
|---|---|---|
| 简单赋值 | CC = gcc |
立即展开，类似C语言的赋值 |
| 递归赋值 | CFLAGS = $(OPT) |
使用时才展开，可以引用后面定义的变量 |
| 条件赋值 | CC ?= gcc |
如果变量未定义才赋值 |
| 追加赋值 | CFLAGS += -g |
在原有值后面追加 |
核心原则：能用变量就别写死。我见过一个项目，编译器路径硬编码了十几处，后来换交叉编译器，改得想哭。
1.5 自动变量——偷懒必备
自动变量是make内置的，能帮你省不少事。常用的几个：
$@—— 目标文件名$<—— 第一个依赖文件名$^—— 所有依赖文件名，去重$+—— 所有依赖文件名，不去重$*—— 目标文件名去掉后缀
举个例子：
%.o: %.c
$(CC) $(CFLAGS) -c $< -o $@
这条规则的意思是：所有.o文件都依赖同名的.c文件，编译时用$<作为源文件，输出到$@。你看，一行就搞定了所有源文件的编译规则。
为什么会这样？因为make的模式匹配会自动把%替换成实际的文件名。说白了，这就是Makefile的模板机制。
1.6 伪目标——不是文件的目标
有些目标并不是要生成文件，而是要执行一些操作，比如清理、测试、安装。这时候就需要伪目标。
.PHONY: clean test install
clean:
rm -f *.o program
test:
./program --test
install:
cp program /usr/local/bin/
如果不声明.PHONY，万一目录下有个叫clean的文件，make就会认为clean已经是最新的了，不会执行任何操作。嗯，这坑我踩过。
建议：所有非文件目标都加上.PHONY声明。这是好习惯，能避免很多莫名其妙的问题。
1.7 本章知识体系
下面这张图帮你理清Makefile的核心逻辑：
这张图把Makefile的四个核心要素串起来了。目标决定方向，依赖决定触发条件，规则决定具体操作，变量提供灵活性。四者缺一不可。
1.8 一个完整的例子
最后，给你看一个完整的Makefile，把今天讲的东西都用上：
CC = gcc
CFLAGS = -Wall -O2
LDFLAGS = -lm
SRCS = main.c utils.c calc.c
OBJS = $(SRCS:.c=.o)
TARGET = myapp
.PHONY: all clean test
all: $(TARGET)
$(TARGET): $(OBJS)
$(CC) $(LDFLAGS) -o $@ $^
%.o: %.c
$(CC) $(CFLAGS) -c $< -o $@
clean:
rm -f $(OBJS) $(TARGET)
test: $(TARGET)
./$(TARGET) --test
这个例子包含了变量定义、模式规则、自动变量、伪目标。你仔细看看，是不是每个知识点都用上了？
我的习惯：写Makefile时，先把变量定义好，再写规则。这样结构清晰，后期维护也方便。别一上来就写死命令，后面改起来太痛苦。
好了，第一章就到这里。Makefile的基础其实不复杂，但细节很多。尤其是Tab和空格的区别，我见过太多人栽在这上面。记住一句话：Makefile里，Tab是亲儿子，空格是路人。