第1章：Makefile变量与函数——变量定义与引用、自动变量、常用函数

各位同学，咱们今天聊聊Makefile里最核心的东西——变量和函数。说实话，我见过太多人写Makefile，变量用得乱七八糟，函数一个不会，最后编译出来一堆问题。我自己刚入行那会儿也踩过不少坑，今天就把这些经验掰开揉碎了讲给你们听。

1.1 变量定义与引用——别小看这玩意儿

变量在Makefile里，说白了就是个占位符。你定义一个名字，给它赋值，后面用到的地方直接引用就行。但这里有个细节，很多人一开始就搞混——赋值方式有好几种。

我个人习惯用 :=，为啥？因为它立即展开。举个例子：

# 简单赋值（递归展开）
CC = gcc
CFLAGS = -Wall -O2

# 立即赋值（简单展开）
CC := gcc
CFLAGS := -Wall -O2

# 条件赋值（如果未定义才赋值）
OPT ?= -O2

# 追加赋值
CFLAGS += -g

我在项目中遇到过一个问题：用 = 定义变量，后面引用了另一个还没定义的变量，结果展开时变成了空值。排查了半天，最后发现是赋值方式选错了。所以我的建议是——能用 := 就别用 =，除非你明确需要递归展开。

1.2 自动变量——写规则时的好帮手

自动变量这东西，说白了就是Makefile内置的快捷方式。你写规则的时候，不用重复写目标、依赖这些名字，直接用自动变量代替就行。我刚开始学的时候觉得这玩意儿可有可无，后来项目大了才发现——没有它，写规则能累死人。

自动变量	含义	示例
$@	规则的目标文件名	main.o
$^	所有依赖文件列表（去重）	main.c utils.c
$<	第一个依赖文件	main.c
$?	所有比目标新的依赖文件	utils.c
$*	目标文件名去掉后缀的部分	main

看个实际例子：

# 编译单个源文件
%.o: %.c
    $(CC) $(CFLAGS) -c $< -o $@

# 链接多个目标文件
myapp: main.o utils.o
    $(CC) $^ -o $@

嗯，这里要注意——$^ 会自动去重，如果你有重复的依赖文件，它只保留一个。而 $? 只列出那些比目标新的依赖，这在增量编译时特别有用。

1.3 常用函数——让Makefile更灵活

函数是Makefile的高级玩法。说白了，就是帮你处理文件名、字符串这些杂事。我常用的有三个：wildcard、patsubst、foreach。

1.3.1 wildcard——通配符展开

wildcard 函数用来获取匹配某个模式的文件列表。比如：

# 获取所有 .c 文件
SRC := $(wildcard *.c)

# 获取 src 目录下所有 .c 文件
SRC := $(wildcard src/*.c)

我在项目中遇到过一个问题：直接写 *.c 在规则里，Makefile 不会自动展开。必须用 wildcard 函数才行。你想想看，如果没有这个函数，你得手动列出所有源文件，那得多累？

1.3.2 patsubst——模式替换

patsubst 函数用来做模式替换。比如把 .c 文件替换成 .o 文件：

# 把 .c 替换成 .o
OBJ := $(patsubst %.c, %.o, $(SRC))

# 也可以简写为
OBJ := $(SRC:.c=.o)

说白了，这就是个批量改名的工具。我写Makefile时，几乎每个项目都会用到它。因为编译流程通常是：.c -> .o -> 可执行文件，中间这步替换是必须的。

1.3.3 foreach——循环处理

foreach 函数用来遍历列表，对每个元素执行操作。比如：

# 遍历多个目录，获取所有 .c 文件
DIRS := src utils lib
SRC := $(foreach dir, $(DIRS), $(wildcard $(dir)/*.c))

这个函数我特别喜欢用。有一次项目有十几个子目录，每个目录下都有源文件。如果手动写 wildcard，得写十几行。用 foreach 一行就搞定了。

1.4 知识体系结构图

下面这张图，是我自己总结的变量与函数的知识体系。你看一眼，心里就有数了：

1.5 综合示例——把知识串起来

最后，咱们看一个完整的例子。把变量、自动变量、函数都用上：

# 定义编译器
CC := gcc
CFLAGS := -Wall -O2 -g

# 获取所有源文件
SRC := $(wildcard *.c)
# 替换成目标文件
OBJ := $(patsubst %.c, %.o, $(SRC))
# 可执行文件名
TARGET := myapp

# 默认目标
all: $(TARGET)

# 链接
$(TARGET): $(OBJ)
    $(CC) $^ -o $@

# 编译
%.o: %.c
    $(CC) $(CFLAGS) -c $< -o $@

# 清理
clean:
    rm -f $(OBJ) $(TARGET)

# 打印变量（调试用）
print:
    @echo "SRC = $(SRC)"
    @echo "OBJ = $(OBJ)"

这个例子，你拿过去稍微改改就能用。我每次做新项目，都是从这个模板开始的。说白了，Makefile的核心就是——变量存数据，函数处理数据，自动变量简化规则。把这三点搞明白了，大部分Makefile你都能看懂、能改、能写。

好了，这一章的内容就到这儿。记住我上面说的这些，后面咱们讲更复杂的场景时，你就能跟得上了。

---