2. Makefile规则：目标、依赖、命令，三要素详解与实战

说实话，我刚接触Makefile那会儿，觉得这东西挺玄乎的。一堆冒号、Tab键、花里胡哨的变量，看着就头大。但后来我悟了——Makefile的核心，说白了就三个东西：目标（target）、依赖（prerequisites）、命令（recipe）。你把这仨搞明白了，Makefile就学会了一半。

今天咱们就死磕这三要素。我会把我这些年踩过的坑、总结的经验，全抖出来。

2.1 三要素长什么样？

先看一个最朴素的例子：

hello: main.c
    gcc -o hello main.c

这里：

• hello 就是目标——你想生成的东西
• main.c 是依赖——生成目标需要什么原材料
• gcc -o hello main.c 是命令——怎么把原材料变成目标

嗯，就这么简单。但实际项目中，这三者之间的关系远比这个复杂。我见过不少新手把依赖写错，结果每次改一个文件都要重新编译整个项目……那叫一个酸爽。

2.2 目标：不只是文件名

目标通常是一个文件名，比如 .o 文件、可执行文件。但也可以是伪目标（phony target），比如 clean、all。

为什么要搞伪目标？你想想看，如果你的目录里恰好有一个叫 clean 的文件，那执行 make clean 时，Make 会认为这个目标已经是最新的了，根本不会执行清理命令。坑不坑？

正确的做法是：

.PHONY: clean all
clean:
    rm -f *.o hello

all: hello

加上 .PHONY 声明，Make 就不会去检查有没有同名的文件了。我个人习惯把所有非文件目标都加上 .PHONY，省心。

2.3 依赖：Makefile的"智能"所在

依赖是Makefile最精妙的设计。它决定了增量编译——只重新编译那些真正改变了的文件。

看这个例子：

hello: main.o utils.o
    gcc -o hello main.o utils.o

main.o: main.c main.h
    gcc -c main.c

utils.o: utils.c utils.h
    gcc -c utils.c

这里 hello 依赖 main.o 和 utils.o。而这两个 .o 文件又各自依赖对应的 .c 和 .h 文件。

Make 会递归检查依赖链。如果你只改了 utils.c，那只有 utils.o 会重新编译，然后重新链接 hello。main.o 纹丝不动。这就是效率的来源。

2.4 命令：Tab键的"血泪史"

命令部分有个铁律：每行命令必须以Tab键开头。空格不行，四个空格也不行，必须是Tab。

我记得刚入行时，有次在Vim里写Makefile，自动缩进把Tab变成了空格。结果make报错：*** missing separator. Stop. 我当时还以为是Makefile语法变了……折腾了半小时才发现是缩进问题。

所以，我现在的习惯是：在Vim里设置 :set noexpandtab，或者直接用 cat -A Makefile 检查，Tab会显示为 ^I，空格就是空格，一目了然。

另外，每条命令都是在独立的shell进程中执行的。如果你想在同一个shell里执行多条命令，需要用分号或者反斜杠连接：

target:
    cd build && cmake .. && make

或者：

target:
    cd build; \
    cmake ..; \
    make

这两种写法，命令都在同一个shell里执行。否则，cd build 只在第一行有效，第二行又回到原目录了。

2.5 实战：一个完整的Makefile

说了这么多，咱们来写一个真正能用的。假设项目结构是这样的：

project/
├── src/
│   ├── main.c
│   ├── utils.c
│   └── utils.h
└── Makefile

Makefile 这样写：

CC = gcc
CFLAGS = -Wall -g
LDFLAGS =
SRCDIR = src
OBJDIR = obj
TARGET = myapp

SRCS = $(wildcard $(SRCDIR)/*.c)
OBJS = $(patsubst $(SRCDIR)/%.c, $(OBJDIR)/%.o, $(SRCS))

.PHONY: all clean

all: $(TARGET)

$(TARGET): $(OBJS)
    $(CC) $(LDFLAGS) -o $@ $^

$(OBJDIR)/%.o: $(SRCDIR)/%.c
    @mkdir -p $(OBJDIR)
    $(CC) $(CFLAGS) -c -o $@ $<

clean:
    rm -rf $(OBJDIR) $(TARGET)

这里用到了几个自动化变量：

• $@：表示目标文件名
• $^：表示所有依赖文件列表
• $<：表示第一个依赖文件

这些变量能省不少事。我刚开始写Makefile时，都是手动写文件名，后来发现用变量和通配符才是正道——尤其是项目大了以后，手动维护依赖列表简直是噩梦。

2.6 知识体系一览

下面这张图，把Makefile三要素的关系和流程画清楚了：

2.7 避坑指南

最后，分享几个我实战中总结的要点：

• 依赖写全，别偷懒——头文件变化导致链接错误，这种bug最难查
• 命令前加 @——比如 @echo "编译中..."，可以隐藏命令本身的输出，只显示你想显示的信息
• 善用 - 前缀——比如 -rm -f *.o，即使删除失败，Make也不会中断执行
• 多目标用 all——把 all 作为第一个目标，并声明为 .PHONY

好了，三要素就聊到这儿。下一节咱们会深入Makefile的变量和函数，那才是真正让Makefile变得优雅的东西。

---

可可精品资料库