第4章：自动变量与模式规则
说实话，我刚接触Makefile那会儿，最头疼的就是重复写那些目标、依赖的路径。一个项目几十个源文件，总不能每个都写一遍编译命令吧？后来我发现了自动变量和模式规则，这才算真正入了门。
4.1 自动变量：省力的好帮手
自动变量是什么？说白了就是Makefile里内置的一些快捷方式。它们能自动帮我们引用目标、依赖等路径信息。我常用的有这几个：
| 自动变量 | 含义 | 示例 |
|---|---|---|
$@ |
当前规则的目标文件 | 编译时代表 .o 文件 |
$< |
第一个依赖文件 | 通常就是源文件 |
$^ |
所有依赖文件（去重） | 链接时用到的所有 .o |
$? |
比目标更新的依赖 | 增量编译时很有用 |
$* |
模式匹配中的通配符部分 | 比如 %.o 中的 % |
核心记忆法：
$@—— 目标（Target），像个靶子$<—— 第一个依赖，像排头兵$^—— 所有依赖，像大部队$?—— 更新的依赖，像新来的
4.2 实战：用自动变量改写编译规则
先看一个没有自动变量的例子。嗯，这种写法我早期也用过，后来发现太傻了：
main.o: main.c
gcc -c main.c -o main.o
utils.o: utils.c
gcc -c utils.c -o utils.o
app: main.o utils.o
gcc main.o utils.o -o app你看，每个规则里都要重复写文件名。如果项目有20个源文件，那得写到什么时候？
用自动变量改写后，清爽多了：
main.o: main.c
gcc -c $< -o $@
utils.o: utils.c
gcc -c $< -o $@
app: main.o utils.o
gcc $^ -o $@$< 自动取第一个依赖（就是 .c 文件），$@ 自动取目标（就是 .o 文件）。$^ 把所有 .o 文件都带上了。
我的小习惯：链接时我更喜欢用 $^ 而不是 $+，因为 $^ 会自动去重。有一次我不小心在依赖里写重了一个文件，$^ 帮我省了个链接错误。
4.3 模式规则：% 通配符的妙用
自动变量解决了重复写文件名的问题，但每个 .o 文件还是要单独写一条规则。这时候模式规则就派上用场了。
模式规则用 % 作为通配符，匹配任意字符串。比如 %.o: %.c 表示「所有 .o 文件都依赖同名的 .c 文件」。
%.o: %.c
gcc -c $< -o $@
app: main.o utils.o
gcc $^ -o $@就这么简单！一条规则覆盖了所有 .c 到 .o 的编译。你想想看，如果项目有100个源文件，这一条规则就够了。
我曾经踩过的坑：模式规则中的 % 只能匹配一个路径段。比如 src/%.o: src/%.c 没问题，但 %.o: %.c 不能匹配 src/sub/main.c 这种多级目录。后来我改用 vpath 才解决。
4.4 静态模式规则：更精确的控制
模式规则虽然好用，但有时候我们只想对特定文件生效。比如项目里既有 C 文件又有汇编文件，总不能混在一起吧？
静态模式规则就是干这个的。它只对指定的目标列表应用模式匹配：
# 只对这三个 .o 文件应用规则
OBJS = main.o utils.o network.o
$(OBJS): %.o: %.c
gcc -c $< -o $@
# 其他 .o 文件不受影响语法是：目标列表: 模式: 依赖
说白了，就是「我只管这些目标，其他的别来找我」。
4.5 综合示例：一个完整的 Makefile
来，我把前面讲的东西串起来，写一个实际项目里能用的 Makefile：
CC = gcc
CFLAGS = -Wall -O2
LDFLAGS = -lm
SRCS = main.c utils.c network.c
OBJS = $(SRCS:.c=.o)
TARGET = myapp
# 静态模式规则：编译所有源文件
$(OBJS): %.o: %.c
$(CC) $(CFLAGS) -c $< -o $@
# 链接目标
$(TARGET): $(OBJS)
$(CC) $^ -o $@ $(LDFLAGS)
# 清理
clean:
rm -f $(OBJS) $(TARGET)
# 只重新编译修改过的文件
incremental: $(TARGET)
@echo "增量编译完成"这里 $(SRCS:.c=.o) 是 Makefile 的替换引用，把 .c 后缀换成 .o。配合静态模式规则，整个编译流程就自动化了。
为什么我推荐这种写法？
- 可维护性强：加一个新源文件，只需在 SRCS 里加一行
- 编译效率高：只重新编译修改过的文件
- 错误率低：不用手动写每个文件的编译命令
4.6 自动变量与模式规则的配合
你可能会问：自动变量和模式规则一起用，会不会冲突？
完全不会。它们是天作之合。模式规则负责匹配，自动变量负责取值。我画个图帮你理解：
4.7 避坑指南
我这些年用自动变量和模式规则，踩过不少坑。分享几个典型的：
- 模式规则不能有多个 %：比如
%.%.o: %.c是错的。一个模式规则里只能有一个 %。 - 自动变量只在规则命令中生效：你不能在依赖列表里用
$@，那会儿它还没被赋值。 - $? 的陷阱：它只返回比目标新的依赖，如果你改了头文件，但源文件没改，
$?可能不会包含头文件。我建议头文件依赖单独处理。 - 静态模式规则的目标列表不能为空：如果 OBJS 是空的，Make 会报错。我习惯加个判断：
ifneq ($(OBJS),)。
我曾经犯过的错：有一次我在模式规则里写了 %.o: %.c %.h，以为这样头文件变了也会重新编译。结果发现 $< 只取第一个依赖（.c 文件），头文件根本没参与编译。后来我改用 gcc -MM 自动生成头文件依赖，才算彻底解决。
4.8 小结
自动变量和模式规则，是 Makefile 从「手工时代」进入「自动化时代」的关键。记住这几点：
$@、$<、$^、$?这四个最常用，背下来- 模式规则
%.o: %.c能覆盖所有同类型文件 - 静态模式规则适合精确控制特定目标
- 自动变量 + 模式规则 = 高效编译
嗯，掌握了这些，你的 Makefile 就能从几十行缩减到十几行。下一节我们聊聊变量和函数的高级用法，到时候你会发现，Makefile 其实比想象中灵活得多。