2. Makefile语法精讲：变量定义与使用、自动变量、隐式规则、模式规则
好，咱们直接进入正题。Makefile这东西，说白了就是一套「规则说明书」。你告诉make工具：哪些文件需要编译、用什么命令编译、文件之间谁依赖谁。但如果你只会写死路径和命令，那Makefile就成了一个巨大的硬编码现场。我见过太多项目，Makefile里全是重复的gcc命令，改一个源文件路径要改七八处——这哪是自动化构建，分明是体力活。
所以这一章，我们来解决核心问题：如何让Makefile变得灵活、可维护、可复用。答案就在变量、自动变量、隐式规则和模式规则里。
2.1 变量定义与使用：别写死，用变量
变量是Makefile的基石。我个人习惯，一上来先把编译器、编译选项、源文件目录全部定义成变量。为什么？因为项目一旦变大，改一处比改十处舒服太多了。
2.1.1 变量定义的基本语法
CC = gcc
CFLAGS = -Wall -O2
TARGET = myapp
SRCDIR = src
OBJDIR = obj变量名通常用大写，这算是行业约定。等号两边可以有空格，但建议不加，保持整洁。
2.1.2 变量引用：$(变量名) 或 ${变量名}
$(CC) $(CFLAGS) -c $(SRCDIR)/main.c -o $(OBJDIR)/main.o这里要注意：括号不能省。我见过有人写$CC，结果make把它解析成$C后面跟一个C——完全不是你想要的效果。嗯，这种坑我踩过一次，排查了半天。
2.1.3 变量赋值方式：=、:=、?=、+=
| 赋值符 | 含义 | 典型场景 |
|---|---|---|
| = | 递归展开赋值（延迟展开） | 定义依赖其他变量的变量 |
| := | 简单赋值（立即展开） | 定义固定值，避免递归引用 |
| ?= | 条件赋值（未定义时才赋值） | 提供默认值，允许外部覆盖 |
| += | 追加赋值 | 逐步构建编译选项列表 |
重点提醒：递归展开赋值=容易造成无限递归。比如A = $(A) foo，make会一直展开下去直到内存爆炸。用:=可以避免这个问题。
2.1.4 我在项目中遇到的变量坑
有一次，我在一个嵌入式项目里用=定义了CFLAGS = -I$(INCDIR)，而INCDIR在后面才定义。结果编译时头文件路径一直不对。原因就是=是延迟展开，make在用到CFLAGS时才去展开$(INCDIR)，但那时INCDIR还没定义。改成:=后，问题解决。所以我的建议是：能用:=就用:=，除非你明确需要延迟展开。
2.2 自动变量：让规则更简洁
自动变量是make内置的「快捷方式」。它们只在规则的命令部分生效，用来引用目标、依赖等。你想想看，如果每条规则都要写全目标名和依赖名，那得多累？自动变量就是来解放你的。
2.2.1 最常用的自动变量
| 自动变量 | 含义 | 示例值 |
|---|---|---|
| $@ | 当前规则的目标文件名 | main.o |
| $< | 第一个依赖文件名 | main.c |
| $^ | 所有依赖文件列表（去重） | main.c utils.c |
| $+ | 所有依赖文件列表（不去重） | main.c utils.c main.c |
| $* | 目标文件名去掉后缀的部分 | main（从main.o得到） |
2.2.2 实战用法
obj/main.o: src/main.c
$(CC) $(CFLAGS) -c $< -o $@你看，一行命令搞定了。$< 自动取到 src/main.c，$@ 自动取到 obj/main.o。不用写死路径，复制粘贴到其他规则也能用。
小技巧：如果你有多个依赖文件需要链接，用$^最方便。比如$(CC) $^ -o $@，所有.o文件自动拼成一行。
2.3 隐式规则：make替你干活
make内置了一套「常识」。比如它知道.c文件可以用gcc编译成.o文件。这就是隐式规则。说白了，你不需要告诉make怎么把.c变成.o，它自己会。
2.3.1 常见的隐式规则
| 源文件后缀 | 目标文件后缀 | 默认命令 |
|---|---|---|
| .c | .o | $(CC) -c $(CFLAGS) $< -o $@ |
| .cpp / .cc | .o | $(CXX) -c $(CXXFLAGS) $< -o $@ |
| .f | .o | $(FC) -c $(FFLAGS) $< -o $@ |
2.3.2 隐式规则怎么用？
# 你只需要写依赖关系，不用写命令
main.o: main.c
utils.o: utils.c
# make会自动调用内置规则编译是不是很爽？但要注意：隐式规则依赖变量。如果你没有定义CC，make默认用cc（通常是gcc的软链接）。如果你没有定义CFLAGS，那就没有编译选项。所以我的习惯是：显式定义CC和CFLAGS，然后让隐式规则去干活。
注意：隐式规则虽然方便，但调试时可能让人困惑。如果你发现make执行了意料之外的命令，可以用make -p查看所有隐式规则。我曾经被隐式规则坑过一次——它自动把.y文件（yacc语法文件）编译了，而我只是想把它当普通文本处理。所以，必要时可以用.SUFFIXES:清空所有隐式规则。
2.4 模式规则：自定义的「隐式规则」
隐式规则是make自带的，但如果你需要自定义编译方式呢？比如你想把.cpp文件编译成.o，但用不同的编译器或选项。这时候模式规则就派上用场了。
2.4.1 模式规则语法
%.o: %.c
$(CC) $(CFLAGS) -c $< -o $@%是通配符，匹配任意字符串。这条规则的意思是：任何.o文件都依赖于同名的.c文件，然后用指定的命令编译。
2.4.2 模式规则 vs 隐式规则
其实，隐式规则就是make内置的模式规则。你定义的模式规则会覆盖内置的。所以如果你写了上面的规则，make就不会再用内置的.c.o:规则了。
2.4.3 多目录模式规则
obj/%.o: src/%.c
$(CC) $(CFLAGS) -c $< -o $@这个规则把src/下的.c文件编译到obj/下。你看，模式规则让目录结构变得清晰。我在一个大型项目中，就是用这种模式规则统一管理了200多个源文件的编译路径。
2.4.4 模式规则中的自动变量
模式规则里自动变量特别好用。比如：
obj/%.o: src/%.c
@echo "编译 $< -> $@"
$(CC) $(CFLAGS) -c $< -o $@每次编译时，你会看到类似编译 src/main.c -> obj/main.o的输出。这对于调试构建过程非常有帮助。
2.5 知识体系总览
下面这张图，是我梳理的本章核心逻辑。你可以把它当作一个「速查地图」：
2.6 综合示例：一个完整的Makefile
把上面所有知识点串起来，写一个实际可用的Makefile：
CC := gcc
CFLAGS := -Wall -O2 -Iinclude
LDFLAGS := -lm
SRCDIR := src
OBJDIR := obj
BINDIR := bin
SRCS := $(wildcard $(SRCDIR)/*.c)
OBJS := $(patsubst $(SRCDIR)/%.c, $(OBJDIR)/%.o, $(SRCS))
TARGET := $(BINDIR)/myapp
.PHONY: all clean
all: $(TARGET)
$(TARGET): $(OBJS) | $(BINDIR)
$(CC) $^ -o $@ $(LDFLAGS)
$(OBJDIR)/%.o: $(SRCDIR)/%.c | $(OBJDIR)
$(CC) $(CFLAGS) -c $< -o $@
$(OBJDIR) $(BINDIR):
mkdir -p $@
clean:
rm -rf $(OBJDIR) $(BINDIR)这个Makefile里，变量、自动变量、模式规则全用上了。你只需要把源文件丢进src/目录，make会自动编译、链接、生成可执行文件。改一个源文件，只重新编译那一个——增量构建，效率拉满。
我的建议：把这个模板保存下来，以后新项目直接改改变量名就能用。我自己的项目模板库里有十几个类似的Makefile，都是从这一个演化出来的。
好了，这一章的内容就到这里。变量、自动变量、隐式规则、模式规则——这四个东西掌握了，你的Makefile就能从「硬编码脚本」进化成「可维护的构建系统」。下一章我们会深入函数和条件判断，让Makefile更智能。嗯，到时候见。
可可精品资料库