2、Makefile语法详解：变量定义与使用、自动变量（$@, $^, $<）、模式规则、静态模式规则

好，咱们今天来啃Makefile语法里最核心的几个硬骨头。说实话，很多工程师写了三五年Makefile，其实也就停留在「照葫芦画瓢」的阶段。变量怎么用、自动变量是啥、模式规则和静态模式规则有什么区别——这些搞不清楚，项目一复杂，Makefile就会变成一团乱麻。

我个人习惯是，先把语法拆开揉碎了讲，再给一个完整的实战案例。这样你写的时候心里才有底。

2.1 变量定义与使用

Makefile里的变量，说白了就是个文本替换的宏。你定义一个名字，后面用到的地方，make会自动把它展开成你定义的内容。

2.1.1 变量定义

定义变量很简单，用等号就行。但这里有个坑——等号有好几种，效果完全不同。

# 简单赋值（递归展开）
CC = gcc
CFLAGS = -Wall -O2

# 立即赋值（简单展开）
CC := gcc
CFLAGS := -Wall -O2

# 条件赋值（如果没定义才赋值）
CC ?= gcc

# 追加赋值
CFLAGS += -g

我在项目中遇到过最头疼的问题，就是有人混用 = 和 :=。用 = 定义的变量，它的值要到使用时才展开。这意味着：

A = $(B)
B = hello
# 此时 A 的值是 hello（使用时才展开）

A := $(B)
B = hello
# 此时 A 的值是空（定义时就展开了，B还没定义）

2.1.2 变量引用

引用变量用 $() 或者 ${}，我习惯用圆括号，看着更清晰。

OBJS = main.o utils.o
TARGET = app

$(TARGET): $(OBJS)
    $(CC) -o $@ $^

这里有个小技巧：如果变量名只有一个字符，可以省略括号，比如 $@、$^。但多字符的必须加括号，比如 $(CC)。

2.2 自动变量

自动变量是Makefile里最实用的语法之一。你想想看，每次写规则都要重复写目标名、依赖名，多烦人。自动变量就是帮你自动填充这些信息的。

自动变量	含义	示例
$@	规则的目标文件名	如果目标是 app，$@ 就是 app
$^	所有依赖文件列表（去重）	依赖是 a.o b.o a.o，$^ 是 a.o b.o
$<	第一个依赖文件	依赖是 a.o b.o，$< 是 a.o
$?	所有比目标新的依赖文件	用于增量编译
$*	模式匹配中的主干部分	匹配 %.o 时，$* 是去掉 .o 的部分

举个例子你就明白了：

app: main.o utils.o
    gcc -o $@ $^
# 等价于：gcc -o app main.o utils.o

main.o: main.c
    gcc -c -o $@ $<
# 等价于：gcc -c -o main.o main.c

2.3 模式规则

模式规则是Makefile的「模板」。你定义一次，所有符合模式的文件都能套用。核心语法是用 % 作为通配符。

# 模式规则：把所有 .c 文件编译成 .o 文件
%.o: %.c
    $(CC) -c $(CFLAGS) -o $@ $<

这条规则的意思是：任何 .o 文件，如果它对应的 .c 文件存在，就用这条规则来编译。比如 main.o 依赖 main.c，utils.o 依赖 utils.c。

我曾经在一个嵌入式项目里，看到有人为每个源文件都写了一条编译规则，整整写了50多行。我过去直接改成一条模式规则，整个Makefile缩到了20行。嗯，这就是模式规则的威力。

2.3.1 模式规则中的自动变量

模式规则和自动变量是绝配。你看上面那条规则：

• $@ 自动变成当前要生成的 .o 文件
• $< 自动变成对应的 .c 文件
• $^ 如果有多个依赖，会列出所有

不用手动写文件名，make会自动匹配。这就是为什么我说「模式规则+自动变量=Makefile的核武器」。

2.4 静态模式规则

静态模式规则比普通模式规则更「精准」。普通模式规则是「只要符合模式就套用」，静态模式规则是「我只对指定的文件列表套用这个模式」。

语法格式：

目标列表: 目标模式: 依赖模式
    命令

看个例子：

# 只对这三个文件应用规则
OBJS = main.o utils.o driver.o

$(OBJS): %.o: %.c
    $(CC) -c $(CFLAGS) -o $@ $<

这条规则的意思是：对于 OBJS 列表里的每个 .o 文件，找到它对应的 .c 文件，然后编译。如果 OBJS 里有个 test.o，但 test.c 不存在，make会报错——这就是静态模式规则的「精准」之处。

2.4.1 什么时候用静态模式规则？

我一般在两种场景下用：

1. 混合编译：项目里既有C文件又有汇编文件，我只想对C文件应用某条规则
2. 排除某些文件：大部分文件用默认规则，个别文件需要特殊处理

举个例子：

# 普通源文件用默认优化
SRC_OBJS = main.o utils.o
# 性能关键文件用更高优化
PERF_OBJS = fast_math.o dsp.o

# 普通规则
$(SRC_OBJS): %.o: %.c
    $(CC) -c $(CFLAGS) -o $@ $<

# 高性能规则
$(PERF_OBJS): %.o: %.c
    $(CC) -c $(CFLAGS) -O3 -o $@ $<

这样写，清晰明了。每个文件该用什么优化级别，一目了然。

2.5 实战：一个完整的Makefile

好了，理论讲完了，咱们来写一个完整的。这个Makefile我实际用在过一个嵌入式Linux项目里，稍微简化了一下：

# 编译器设置
CC := arm-linux-gnueabihf-gcc
CFLAGS := -Wall -O2 -I./include
LDFLAGS := -lpthread -lm

# 源文件
SRCS := main.c utils.c network.c sensor.c
OBJS := $(SRCS:.c=.o)
TARGET := app

# 默认目标
all: $(TARGET)

# 链接规则
$(TARGET): $(OBJS)
    $(CC) -o $@ $^ $(LDFLAGS)

# 静态模式规则：编译所有源文件
$(OBJS): %.o: %.c
    $(CC) -c $(CFLAGS) -o $@ $<

# 清理
clean:
    rm -f $(OBJS) $(TARGET)

.PHONY: all clean

这个Makefile虽然简单，但包含了我们今天讲的所有核心概念：变量定义、自动变量、模式规则、静态模式规则。你把它吃透了，80%的Makefile场景都能应付。

2.6 知识体系图

下面这张图，是我梳理的Makefile语法核心脉络。你可以把它当成一个「思维导图」来用：

这张图把今天讲的内容串起来了。你写Makefile的时候，脑子里过一遍这个图：先定义变量，再用自动变量简化规则，然后用模式规则做模板，最后用静态模式规则做精准控制。一套组合拳下来，你的Makefile想不优雅都难。

好了，这一章的内容就到这儿。记住，Makefile不是写出来就完事的，它是你项目的一部分，要像写代码一样去维护它。下一章咱们聊聊函数和条件判断，那又是另一番天地了。

---

可可精品资料库