3、RTL代码规范与可综合风格

代码规范这件事，我入行第三年才真正重视起来。那时候接了个前辈留下的模块，两百多行代码挤在一个 always 块里，信号命名全靠猜。我花了整整两天才理清逻辑，结果综合时报了一堆 latch——嗯，那滋味可不好受。今天咱们就聊聊，怎么写出一份既规范又可综合的 RTL 代码。

核心要点：好的 RTL 代码 = 可读性 + 可综合 + 可复用。三者缺一不可。

RTL代码规范与可综合风格知识体系 RTL代码规范与可综合风格 命名规范 代码结构与风格 可综合风格 低电平有效加 _n 寄存器加 _reg / _r 总线加 _bus 每个 always 一个功能 组合逻辑用 @(*) 时序逻辑用 posedge clk if-else 完整避免latch case 加 default FSM 三段式编写 将大类拆解为可落地细则，每一条都是流片验证过的经验

命名规范：别让你的队友骂娘

我见过有人用 a、b、c、d 做信号名，后面加数字序号。这玩意儿综合没问题，但代码评审时谁也看不懂。命名规范说白了就一条：看见名字就知道它是什么。

  • 信号活性：低电平有效信号加 _n 后缀。比如 rst_n、enable_n。
  • 寄存器 vs 连线：组合逻辑的 wire 可以不加特殊标记，但寄存器建议加 _reg 或 _r。我个人习惯 _r，敲键盘少两个字母。
  • 总线命名：一组相关信号加 _bus。例如 data_bus[31:0]。
  • 多时钟域：跨时钟域信号加 _sync 或标明源时钟域，比如 data_clka。

小技巧：统一大小写风格。我所在团队统一用 snake_case（下划线小写），模块名用 PascalCase。别混用，否则 lint 工具分分钟报警。

代码结构：一个模块一颗心

刚入行时我总喜欢把一堆逻辑塞进一个 always 块里，觉得这样省事。直到有一次综合出的网表让我崩溃——纯组合逻辑里混了时序赋值，综合工具直接报了一堆 unexpected latch。从那以后我严格遵循以下原则：

  1. 每个 always 块只做一件事。要么全是组合逻辑，要么全是时序逻辑。别混搭。
  2. 组合逻辑用 @(*) 敏感列表。别手动列信号，少写一个就出 latch。
  3. 时序逻辑在 posedge clk 下赋值非阻塞（<=）。组合逻辑用阻塞（=）。这个规矩我用到现在，没出过事。
  4. 功能模块化：一个模块别超过 500 行。超过就拆成子模块，仿真和综合都方便。

⚠️ 常犯的错：在时序 always 块里混用阻塞赋值。我记得有一次同事写的代码，仿真时数据一直在 X 态，查了三天才发现是 = 和 <= 用反了。

// 推荐风格：时序逻辑单独块
always @(posedge clk or negedge rst_n) begin
  if (!rst_n)
    data_r <= 'd0;
  else if (en)
    data_r <= data_in;
end

// 组合逻辑单独块
always @(*) begin
  if (sel)
    mux_out = data_a;
  else
    mux_out = data_b;
end

可综合风格：综合工具不是你肚子里的蛔虫

你想想看，综合工具只看语法结构，它不知道你心里想的是锁存器还是触发器。所以我们得用标准写法告诉它。

if-else 与 latch 的坑

if 语句一定要补全 else，否则综合工具会悄悄给你插个透明 latch。我在一个脉冲产生逻辑里忘了写 else，结果 latch 把脉冲扩展成了好几个周期，整个握手协议都崩了。

case 语句加 default

全 case 也要加 default。就算你觉得所有分支都覆盖了，也要写 default:，丢个 X 态给仿真检查。否者综合出来的优先级逻辑可能跟你预期不一样。

always @(*) begin
  case (state)
    2'b00: next_state = 2'b01;
    2'b01: next_state = 2'b10;
    2'b10: next_state = 2'b00;
    default: next_state = 2'bxx; // 仿真友好
  endcase
end

FSM 编码建议

状态机我建议用三段式：

  • 第一段：时序逻辑，当前状态更新。
  • 第二段：组合逻辑，次态转移条件。
  • 第三段：组合逻辑，输出译码。

这样可读性高，综合也能自动识别同步/异步复位。很多 EDA 工具对三段式 FSM 有专门的优化。

避免不必要的锁存器

场景正确做法错误示列
组合 always 赋值不完整所有分支赋初值，或加 elseif (sel) q = 1; // 没 else → latch
case 缺少 default加 default 并赋 x 或默认值case(sel) 1: q=1; endcase // latch
多个 always 对同一信号赋值同信号只能在一个 always 块写always @... a=1; 另一个 always @... a=0;

实战经验：两个真实案例

案例1：某次流片前 LEC（逻辑等价性检查）不过，追查发现是因为一个 always 块里用了 mix of blocking & non-blocking 赋值。综合工具解释出的网表跟 RTL 仿真结果南辕北辙。从那以后我就养成了“每个 always 块只看一种赋值”的洁癖。

案例2：一个同事写的 FSM 里用了 next_state = state 作为默认转移，但状态机里有个状态没写默认跳转。综合工具直接给那个状态加了自翻转 latch，功耗爆表。所以说，default 是救命用的。

小结

RTL 代码规范不是给人看的，是为了让综合工具和后续验证工具能正确理解你的设计意图。我建议把规范变成 checklist，代码写完自己先过一遍：

  • 所有寄存器有清楚的名字和复位值
  • 组合逻辑所有分支完整
  • case 有 default
  • 每个 always 块只做一种赋值
  • FSM 采用统一风格（三段式最佳）

做到这几条，至少能避免 90% 的可综合问题。剩下的 10%……等你遇到 real chip 教训时，自然会记住。😄

← 上一章 📖 返回目录 下一章 →