3、电源与地平面设计：电源网络规划、地平面分割与跨分割问题、电源完整性基础

各位工程师朋友，咱们今天聊聊电源与地平面。这玩意儿，说简单也简单，不就是铺铜嘛。但说复杂，它能把一个看似完美的设计直接搞废。我见过太多板子，信号仿真都过了，一上电就出问题，十有八九是电源和地没处理好。

3.1 电源网络规划：别等到布线时才想

我个人习惯，在布局之前，先把电源网络想清楚。你想想看，一个板子上可能有3.3V、1.8V、1.2V、5V，甚至还有负压。这些电源怎么走？谁给谁供电？电流多大？

第一步：理清电源树

先把电源的来龙去脉画出来。从输入接口开始，经过哪些LDO或DCDC，再到各个负载芯片。我建议你用一张表格列清楚：

这张表一出来，你就知道哪个电源最重要。比如1.2V给FPGA核心供电，电流大、纹波要求高，那它的平面就必须优先照顾。

第二步：规划电源平面层

对于多层板，我通常会把电源层放在内层。比如4层板，顶层走信号，第二层是地，第三层是电源，底层再走信号。6层板就更灵活了，可以有两层电源。

这里有个坑：不要把不同电压的电源平面放在同一层。除非你非做不可，否则分割出来的电源平面，边缘会有严重的辐射和耦合问题。我在项目中遇到过，一个板子上3.3V和1.8V在同一层分割，结果1.8V的噪声直接串到了3.3V上，导致PHY芯片工作不稳定。

3.2 地平面分割：能不断就不断

地平面，说白了就是信号的参考平面。它越完整，信号质量越好。但有时候，我们不得不分割地平面，比如模拟地和数字地要分开。

什么时候必须分割？

• 模拟电路（ADC、DAC、运放）和数字电路（CPU、FPGA）共存时
• 大电流回路（电机驱动、功率放大器）和小信号回路（传感器、射频）共存时
• 有隔离要求（比如光耦两侧）

什么时候不要分割？

• 所有电路都是数字逻辑，频率不高时——统一地平面最好
• 信号跨分割区域不可避免时——宁可不分割，也不要让信号跨分割

嗯，这里要重点说一下跨分割问题。我曾经吃过这个亏。一块4层板，DDR走线从顶层跨过了地平面的分割线，结果DDR读写一直出错。查了两天才发现，信号的回流路径被切断了，电流绕了远路，产生了巨大的环路天线。

模拟地 vs 数字地：怎么分？

我的做法是：在ADC或DAC芯片下方，把模拟地和数字地用一条窄缝隔开。然后在芯片的单一接地点处，用0欧电阻或磁珠连接。注意，这个接地点必须选在芯片的AGND和DGND引脚附近。

// 地平面分割示意（俯视图）
// 模拟区域         数字区域
// +--------+      +--------+
// |  ADC   |------|  FPGA  |
// |  AGND  | 缝   |  DGND  |
// +--------+      +--------+
//     |               |
//     +--- 0欧电阻 ---+
//         (单一接地点)

3.3 电源完整性基础：别让电压掉下去

电源完整性，说白了就是保证芯片引脚上的电压，在它需要的范围内。你想想看，FPGA核心电压1.2V，要求±3%的精度，也就是1.164V到1.236V。如果瞬间掉到1.15V，芯片就罢工了。

三个关键参数：

• 直流压降（IR Drop）：电流流过铜皮和过孔时产生的电压降。铜皮越窄、越长，压降越大。
• 交流噪声（AC Ripple）：电源纹波和瞬态响应。DCDC开关频率的纹波，负载突变时的电压跌落。
• 目标阻抗（Target Impedance）：从芯片电源引脚看进去的阻抗。阻抗越低，电压越稳定。

怎么算目标阻抗？

公式很简单：Z_target = V_rail × Ripple_tolerance / I_transient

举个例子：1.2V电源，允许5%纹波，瞬态电流变化2A。那么Z_target = 1.2 × 0.05 / 2 = 0.03Ω。也就是说，从芯片引脚看进去，整个电源分配网络（PDN）的阻抗必须小于30mΩ。

去耦电容的摆放：

这个我得多说两句。电容不是随便放的，它离芯片越近，效果越好。我见过有人把电容放在板子角落，那基本等于没放。

• 大电容（10uF以上）：放在电源入口，或者每个电源网络的分支点。距离芯片不超过500mil。
• 小电容（0.1uF、0.01uF）：紧贴芯片电源引脚。我习惯每个电源引脚放一个0.1uF，每4-6个引脚再放一个0.01uF。
• 过孔：电容的过孔要尽量靠近电容焊盘。电源和地过孔成对出现，减小回路电感。

// 去耦电容摆放示意
// 芯片
// +------+
// | VCC  |---[0.1uF]---过孔---电源平面
// | GND  |---[0.1uF]---过孔---地平面
// +------+
// 注意：电容到过孔的走线尽量短，最好在50mil以内

最后说一句，电源完整性不是玄学。它是有理论、有工具、有方法的。你只要把电源树理清楚，地平面尽量完整，去耦电容放到位，大部分问题都能避免。嗯，今天就聊到这儿，下一章咱们讲信号完整性，那又是另一番天地了。