2. CMRR的数学定义：公式推导与dB表示法

聊共模抑制比，咱们得先把它说透。

CMRR，全称Common Mode Rejection Ratio。中文叫共模抑制比。说白了，就是衡量一个差分放大器有多「偏心」——它到底有多喜欢差模信号，又多讨厌共模信号。

我刚开始做运放设计那会儿，总觉得CMRR就是个公式，套一套就完事了。后来被一个共模噪声问题折腾了两周，才真正明白：CMRR不是算出来的，是设计出来的。

2.1 核心公式：Adm / Acm

先看最原始的定义：

CMRR = Adm / Acm

其中：

• Adm：差模增益（Differential-mode Gain）
• Acm：共模增益（Common-mode Gain）

你想想看，一个理想的差分放大器，应该只放大两个输入端的差值，对共模信号完全无动于衷。也就是说，Acm = 0。那CMRR就是无穷大。

但现实呢？没有完美的匹配。电阻有误差，晶体管有失配，电流源也不是理想恒流源。这些都会让共模信号偷偷溜到输出端。

我在项目中遇到过这样一个情况：一个仪表放大器，仿真时CMRR有120dB，但板子一焊出来，实测只有80dB。查了半天，发现是PCB布局导致两个输入路径的寄生电容不匹配。嗯，这里要注意——CMRR不只是芯片的事，外围电路同样能毁掉它。

2.2 dB表示法：为什么用对数？

直接看比值，Adm / Acm，数值可能很大。比如一个普通运放，Adm = 100000，Acm = 1，CMRR = 100000。写起来麻烦，读起来也费劲。

所以工程上习惯用分贝（dB）表示：

CMRR(dB) = 20 × log10(Adm / Acm)

刚才那个例子：

CMRR(dB) = 20 × log10(100000) = 20 × 5 = 100 dB

是不是清爽多了？

我个人习惯，看到CMRR低于80dB的运放，心里就会打个问号。为什么？因为80dB对应的是10000倍的抑制比。在12位精度的系统里，这勉强够用。但如果你做的是16位、18位的ADC驱动，100dB以上的CMRR才算是及格线。

2.3 理想与现实的差距

理想情况下：

• Adm = 无穷大
• Acm = 0
• CMRR = 无穷大

现实情况呢？

参数	理想值	典型实际值
差模增益 Adm	∞	10^4 ~ 10^6
共模增益 Acm	0	0.1 ~ 10^-4
CMRR	∞	60 ~ 140 dB

为什么会这样？三个主要原因：

1. 器件失配——电阻、晶体管、电容，没有两个是完全一样的。我曾经遇到过一对0.1%精度的电阻，以为很好了，结果温度一变化，失配漂移直接让CMRR掉了20dB。
2. 有限的开环增益——实际运放的开环增益是有限的，这限制了它对共模信号的抑制能力。
3. 频率依赖性——CMRR不是常数。频率越高，CMRR越差。很多运放的datasheet上只给直流CMRR，但你在高频应用里，实际CMRR可能只有直流的一半。

2.4 一个简单的计算例子

假设你有一个差分放大器：

• Adm = 1000（40 dB）
• Acm = 0.1（-20 dB）

那么：

CMRR = 1000 / 0.1 = 10000
CMRR(dB) = 20 × log10(10000) = 80 dB

现在，如果输入信号有：

• 差模信号：10 mV
• 共模干扰：1 V

输出端：

• 差模贡献：10 mV × 1000 = 10 V
• 共模贡献：1 V × 0.1 = 100 mV

信噪比？10V / 0.1V = 100倍，也就是40dB。这个共模干扰已经把信号质量拉低了不少。

你想想看，如果CMRR能再高20dB，也就是100dB，那Acm就变成了0.01，共模贡献只有10mV。信噪比瞬间提升到60dB。这就是为什么我总说：CMRR每提升20dB，系统的抗干扰能力就上一个台阶。

下一章，我会聊聊CMRR在电路中的实际测量方法。到时候咱们再细说那些「看起来很美，测起来很惨」的坑。