4、影响PSRR的关键因素：电路拓扑结构、共模抑制比(CMRR)与PSRR的关系、电源去耦电容的影响
各位工程师朋友，咱们接着聊。上一节我们把PSRR的定义和基本概念理清了。这一节，我打算深入扒一扒，到底是什么在背后拉扯着PSRR。说白了，就是三个核心因素：电路拓扑结构、CMRR与PSRR的纠缠关系，以及电源去耦电容这个看似简单实则暗藏玄机的东西。
4.1 电路拓扑结构：PSRR的“先天基因”
你想想看，一个仪表放大器的PSRR好不好，从它“投胎”的那一刻——也就是电路拓扑结构——就基本决定了。不同的结构，对电源噪声的免疫力天差地别。
经典三运放结构，这是最常用的。它的第一级是两个对称的运放构成差分输入，第二级是一个差分转单端的减法器。我个人习惯用这种结构，因为它设计成熟，性能可预测。
但这里有个坑。三运放结构的PSRR，很大程度上取决于第一级运放的电源抑制能力。如果第一级运放本身的PSRR不高，那整个仪表放大器的PSRR就会被“拖下水”。
关键点： 第一级运放的PSRR，直接决定了整个仪表放大器在低频段的PSRR上限。这是“木桶效应”的典型体现。
电流反馈型结构，这个我用的少一些，但在某些高速应用里不得不选。它的PSRR特性跟三运放结构不太一样。电流反馈型对电源噪声的抑制，更多依赖于内部电流镜的匹配精度。
我记得有一次，一个客户要求极低的电源敏感度。我试了三运放结构，怎么调都差一点。后来换成了改进型的电流反馈结构，配合精密的共模反馈环路，才勉强达标。嗯，这里要注意，没有万能的结构，只有最适合当前需求的结构。
4.2 共模抑制比(CMRR)与PSRR的“暧昧关系”
很多工程师会把CMRR和PSRR分开看，觉得它们是两码事。其实不然。它们之间有着千丝万缕的联系，尤其是在高频段。
为什么会这样？
因为电源噪声进入放大器后，一部分会直接耦合到输出端（这是PSRR要管的），另一部分则会通过电路的不对称性，转化为共模信号。而CMRR，就是放大器抑制这种共模信号的能力。
说白了，一个高CMRR的仪表放大器，通常也意味着它有潜力获得高PSRR。但反过来不一定成立。
我的经验： 在低频段（比如1kHz以下），PSRR和CMRR的关联性相对较弱。但一旦频率上去，比如到了10kHz以上，两者就开始“同呼吸共命运”了。我曾经调试一个10kHz的精密测量系统，发现PSRR突然恶化，查了半天，最后发现是CMRR在高频段掉得厉害，把电源噪声“引”了进来。
所以，你设计时不能只盯着PSRR这一个指标。CMRR的带宽和频率特性，同样需要关注。它们就像一对孪生兄弟，一个出了问题，另一个也跑不掉。
4.3 电源去耦电容：看似简单，实则“暗藏杀机”
这个我得多说几句。很多新手觉得，电源去耦嘛，不就是放几个电容嘛，多大点事。但在我眼里，去耦电容的选择和布局，往往是决定实际PSRR能否达到数据手册标称值的关键。
数据手册上的PSRR，通常是在理想电源条件下测出来的。但你的电路板上，电源是有阻抗的，是有噪声的。这时候，去耦电容就扮演了“局部电源净化器”的角色。
电容的ESR和ESL，这两个寄生参数是罪魁祸首。理想电容的阻抗随频率升高而降低，但实际电容因为ESL的存在，会在某个频率点之后阻抗反而开始上升。这个频率点，就是电容的自谐振频率。
| 电容类型 | 典型ESR (mΩ) | 典型ESL (nH) | 自谐振频率 (近似) |
|---|---|---|---|
| 10μF 陶瓷电容 (X7R) | ~5 | ~2 | ~1 MHz |
| 0.1μF 陶瓷电容 (X7R) | ~10 | ~1 | ~15 MHz |
| 10nF 陶瓷电容 (C0G) | ~20 | ~0.5 | ~70 MHz |
你看，不同容值的电容，有效工作的频段是不同的。所以，我们通常需要并联多个不同容值的电容，来覆盖从低频到高频的宽频带。
避坑指南： 我曾经犯过一个错误。在一个高精度仪表放大器电路里，我只放了一个10μF的电容做去耦。结果在100kHz附近，PSRR突然出现了一个尖峰，性能急剧恶化。查了半天，发现是10μF电容的自谐振频率刚好落在那个频段，导致电源阻抗飙升。后来我并联了一个0.1μF的小电容，问题才解决。
布局同样重要。去耦电容必须尽可能靠近仪表放大器的电源引脚。如果走线长了，那点寄生电感就足以在高频时毁掉你的PSRR。我个人的习惯是，电容到电源引脚的走线长度不超过2mm，而且要用宽走线。
总结一下这一节的核心：
- 电路拓扑是PSRR的根基，选型时要心里有数。
- CMRR和PSRR在高频段是“命运共同体”，别只盯着一个看。
- 去耦电容不是随便放的，容值、ESR/ESL、布局，一个都不能马虎。
下一节，我会结合一个实际的设计案例，手把手教你怎么把这些理论应用到实践中去。咱们下节见。