第3章 共模抑制比（CMRR）深度解析
各位同学，咱们今天聊聊仪表放大器里最核心的一个指标——共模抑制比。说白了，CMRR就是衡量放大器“只听差模、不理共模”的能力。你想想看，如果传感器信号线上同时有1V的共模噪声和10mV的差模信号，放大器要是把共模也放大了，那信号就彻底淹没了。
3.1 CMRR的定义——到底在说啥？
CMRR的全称是Common Mode Rejection Ratio。数学上定义为差模增益与共模增益的比值：
CMRR = |Adm / Acm|通常用分贝表示：
CMRR(dB) = 20 * log10(|Adm / Acm|)举个例子，如果差模增益是100倍（40dB），共模增益只有0.01倍（-40dB），那CMRR就是10000倍，也就是80dB。嗯，这里要注意：CMRR越高，说明放大器抑制共模干扰的能力越强。
我个人习惯：在选型时，如果信号源距离放大器超过1米，我至少要求CMRR在80dB以上。低于这个数，你就要小心了。
3.2 影响CMRR的因素——谁在拖后腿？
我在项目中遇到过好几次，明明选了个高CMRR的运放，搭出来实测却差得远。为什么？因为CMRR不光取决于运放本身，还受外围电路影响。主要有三个“罪魁祸首”：
3.2.1 电阻失配——最常见的坑
对于经典的三运放仪表放大器结构，CMRR很大程度上取决于电阻匹配精度。假设你用了四个电阻组成差分放大器，如果电阻值有0.1%的误差，CMRR可能就从100dB掉到60dB。
为什么会这样？因为电阻失配会导致共模信号被转换成差模信号。你想想看，本来共模信号应该被抵消掉，结果因为电阻不对称，一部分共模就“漏”到了输出端。
| 电阻匹配精度 | 理论CMRR（典型值） | 实际应用建议 |
|---|---|---|
| 0.01% | 86 dB | 高精度测量，成本较高 |
| 0.1% | 66 dB | 工业级应用，性价比适中 |
| 1% | 46 dB | 仅用于对CMRR要求不高的场合 |
我曾经踩过的坑：有一次为了省成本，用了1%精度的电阻搭仪表放大器。结果共模抑制比只有40dB出头，50Hz工频干扰直接让信号没法看。后来老老实实换了0.1%的电阻，问题才解决。
3.2.2 运放有限增益——被忽略的细节
很多人以为运放开环增益足够大就没事了。其实不然。运放的有限增益和有限带宽，在高频时会显著降低CMRR。
我记得有一次做ECG（心电图）前端，信号频率只有几十赫兹，CMRR表现还不错。但换成做音频处理时，频率到了几kHz，CMRR就明显下降了。原因就是运放的增益带宽积限制了高频下的开环增益。
这里有个经验公式：
CMRR(f) ≈ CMRR_DC / (1 + f/fc)其中fc是运放的转折频率。频率越高，CMRR越差。
3.2.3 布局布线——看不见的杀手
嗯，这一点很多新手容易忽略。即使你用了精密电阻和高性能运放，如果PCB布局不合理，CMRR照样会崩。比如：
- 差分走线长度不一致，引入共模到差模的转换
- 地平面不完整，导致共模电流路径不对称
- 电源去耦不良，共模噪声通过电源耦合进来
3.3 如何提升CMRR——实战技巧
讲了这么多问题，咱们来看看怎么解决。我总结了四条实用经验：
3.3.1 选对电阻，匹配是关键
如果你自己搭分立元件，建议用0.1%甚至0.01%精度的电阻。更省心的办法是直接用集成仪表放大器芯片，比如AD620、INA128这些，内部电阻已经激光修调好了，CMRR轻松做到100dB以上。
我的建议：如果项目对成本不敏感，直接上集成仪表放大器。自己搭分立元件，调试起来真的很费时间。
3.3.2 加屏蔽和驱动——对付共模噪声
对于长距离传输的信号，可以在输入端加共模扼流圈。另外，使用“输入屏蔽驱动”技术也很有效——把屏蔽层接到共模电压上，而不是直接接地。这样能减少屏蔽层与信号线之间的寄生电容不平衡。
3.3.3 注意频率响应——别只看直流
选运放时，不光要看直流CMRR，还要看CMRR随频率变化的曲线。有些运放直流CMRR有120dB，但到了1kHz就掉到60dB。对于音频或更高频的应用，要选那些高频CMRR依然优秀的型号。
3.3.4 布局布线要对称
PCB设计时，差分信号线要等长、等宽、等间距。尽量让两个输入端的寄生电容和寄生电阻一致。我习惯在布局时把仪表放大器放在信号入口附近，减少走线长度。
总结一下：CMRR是仪表放大器的生命线。电阻失配、运放有限增益、布局布线，这三个方面任何一个出问题，都会让你的CMRR大打折扣。做设计时，把这三点都照顾到了，你的电路基本就稳了。
好了，这一章就讲到这里。下一章咱们聊聊仪表放大器的噪声分析，那又是一个很有意思的话题。
可可精品资料库