3、共模抑制比（CMRR）深度解析
各位同学，咱们今天聊聊仪表放大器里一个绕不开的核心指标——CMRR。说白了，它就是衡量放大器「抗干扰能力」的一把尺子。
我刚开始做模拟电路那会儿，总觉得CMRR就是个数据手册上的数字，差不多就行了。直到有一次，我在做一个工业现场的传感器采集板，信号线上窜进来50Hz的工频干扰，输出波形抖得像心电图。折腾了两天，最后发现是仪表放大器的CMRR没选对。嗯，从那以后，我对CMRR再也不敢马虎了。
3.1 CMRR的定义：到底在说啥？
CMRR，全称Common Mode Rejection Ratio，中文叫共模抑制比。它的定义很简单：差模增益与共模增益的比值。
公式长这样：
CMRR = Ad / Acm其中：
- Ad：差模增益（我们想要的信号放大倍数）
- Acm：共模增益（我们不想要的干扰放大倍数）
通常我们用分贝（dB）来表示：
CMRR(dB) = 20 * log10(Ad / Acm)你想想看，如果CMRR是100dB，意味着差模信号被放大的倍数，是共模干扰放大倍数的10万倍。这就像你在嘈杂的酒吧里，能听清对面朋友说话，却听不见隔壁桌的聊天——这就是CMRR在起作用。
核心理解：CMRR越高，放大器对共模干扰的抑制能力越强。理想情况下，CMRR是无穷大，但现实中总有各种因素把它拉下来。
3.2 影响CMRR的因素：谁在拖后腿？
我在项目中遇到过不少CMRR翻车的案例。总结下来，影响CMRR的因素主要有三个：电阻失配、运放自身的CMRR、以及PCB布局。
3.2.1 电阻失配——最大的元凶
对于经典的三个运放构成的仪表放大器，CMRR很大程度上取决于电阻网络的匹配精度。我习惯用下面这个公式来估算：
CMRR ≈ (1 + 2R1/Rg) / (4 * ΔR/R)其中ΔR/R是电阻的相对失配度。举个例子：
| 电阻精度 | ΔR/R | 理论CMRR（增益=100） |
|---|---|---|
| 1% | 0.01 | 约68 dB |
| 0.1% | 0.001 | 约88 dB |
| 0.01% | 0.0001 | 约108 dB |
看到了吧？电阻精度差一个数量级，CMRR就差20dB。我曾经在一个项目中用了1%的贴片电阻，结果CMRR死活上不去，换了0.1%的薄膜电阻，问题立刻解决。所以我的建议是：关键路径上的电阻，至少选0.1%精度。
避坑指南：我曾经以为电阻精度够了就万事大吉，结果发现温度变化后CMRR又掉下去了。后来才明白，电阻的温度系数（TCR）同样重要。两个电阻的TCR不匹配，温度一变，失配就出来了。所以选电阻时，不光看精度，还要看TCR是否一致。
3.2.2 运放自身的CMRR——芯片内部的限制
仪表放大器内部的运放，本身也有CMRR指标。这个指标通常由运放的输入级设计决定。比如双极型运放的CMRR一般在80-120dB之间，CMOS运放可能低一些，60-100dB。
为什么运放自身CMRR会有限制？说白了，是因为输入差分对的匹配不可能完美。我记得有一次看一个运放的数据手册，它的CMRR在低频时是110dB，到了10kHz就掉到80dB了。这就是运放内部寄生电容失配导致的频率依赖性。
所以，在选择仪表放大器时，不能只看低频CMRR，还要关注CMRR随频率的变化曲线。如果你的信号频率比较高，这一点尤其重要。
3.2.3 PCB布局——容易被忽视的坑
嗯，这里要注意。很多工程师选好了芯片，算好了电阻，结果板子一打出来，CMRR还是不行。问题往往出在PCB布局上。
常见的布局问题包括：
- 输入走线不对称，导致寄生电容不匹配
- 地线回路引入共模噪声
- 电源去耦不良，导致共模信号通过电源耦合进来
我个人的习惯是：输入走线一定要等长、等宽、对称走。差分信号的两条线，尽量靠在一起走，减少环路面积。另外，在仪表放大器下方铺一个完整的接地平面，能有效降低共模干扰。
3.3 如何提升CMRR？实战技巧
讲了这么多影响因素，咱们来聊聊怎么提升CMRR。我总结了几个实战中验证过的方法：
3.3.1 使用集成电阻网络
与其用分立电阻，不如直接用集成的电阻网络。比如一些厂商提供的匹配电阻阵列，内部电阻的匹配精度可以做到0.01%甚至更高，而且TCR也高度一致。虽然贵一点，但省心很多。
3.3.2 采用三运放结构的专用芯片
现在很多仪表放大器芯片已经把内部电阻都集成好了，比如AD620、INA128这些经典型号。它们的CMRR通常能做到100dB以上，而且一致性很好。我建议新手直接选这类芯片，别自己搭分立电路。
3.3.3 增加屏蔽和共模扼流圈
如果信号线比较长，或者环境干扰特别强，可以在输入端加共模扼流圈。它能有效抑制共模干扰，相当于给CMRR加了一道保险。我在一个电机驱动项目里用过这招，效果立竿见影。
3.3.4 注意电源去耦
电源噪声会通过运放的电源抑制比（PSRR）转化为共模干扰。所以每个电源引脚都要加去耦电容，而且电容要尽量靠近引脚放置。我习惯用0.1μF陶瓷电容并联10μF钽电容，覆盖高频和低频的去耦需求。
小技巧：如果你发现CMRR在高频段下降很快，可以检查一下输入端的寄生电容是否对称。有时候在输入端并联一个小电容（比如几pF），人为平衡寄生电容，反而能改善高频CMRR。我试过几次，效果还不错。
3.4 总结一下
CMRR这个指标，说白了就是仪表放大器的「看家本领」。影响它的因素很多，但最关键的还是电阻匹配和运放自身性能。我的经验是：
- 选高精度、低TCR的电阻
- 优先用集成仪表放大器芯片
- PCB布局要对称、要干净
- 必要时加屏蔽和共模扼流圈
做到这几点，你的CMRR基本不会太差。当然，实际项目中还会遇到各种奇葩问题，到时候再具体分析吧。
可可精品资料库