传输线理论入门:传输线的概念、特性阻抗、反射与振铃、时域反射计(TDR)原理

各位好,欢迎来到第二章。今天咱们聊聊传输线理论。说实话,很多工程师做了好几年PCB,对传输线的理解还停留在“走线就是一根导线”的阶段。嗯,低频时这么想问题不大,但信号一上高速,这根“导线”就变成了一个复杂的分布参数系统。我当年第一次遇到信号振铃,查了三天资料才搞明白是传输线阻抗不匹配导致的。从那以后,我再也不敢小看这个基础理论了。

2.1 传输线的概念

什么叫传输线?说白了,就是用来把电磁能量从A点传到B点的结构。在PCB里,最常见的传输线就是微带线和带状线。

  • 微带线:走线在表层,参考平面在下面一层。信号走线和参考平面之间隔着介质。
  • 带状线:走线在内层,上下都有参考平面。信号被夹在中间,屏蔽性更好。

你可能会问:“不就是一根铜线吗?有什么好研究的?”问题就在这里。当信号频率升高,波长变短,走线的长度可以和信号波长相比拟时,走线就不再是“短路”了。它变成了一个分布式的RLCG网络——每单位长度都有电阻、电感、电容和电导。

关键判断标准:当走线长度超过信号上升沿有效长度的1/6时,就必须按传输线来处理。这个经验值我一直在用,从来没出过问题。

举个例子,一个1ns上升沿的信号,在FR4板材上的传播速度大约是6英寸/ns。那么1/6的上升沿有效长度就是1英寸。也就是说,只要走线超过1英寸,你就得把它当传输线来设计。

2.2 特性阻抗

特性阻抗是传输线理论里最核心的概念。它不是什么电阻值,而是传输线上行波电压与行波电流的比值。单位也是欧姆,但和直流电阻完全是两码事。

特性阻抗由传输线的物理结构决定:

  • 走线宽度
  • 走线厚度
  • 介质厚度(走线到参考平面的距离)
  • 介质介电常数

我习惯用这个公式来估算微带线的特性阻抗:

Z0 ≈ 87 / √(εr + 1.41) × ln(5.98h / (0.8w + t))

其中:

  • εr 是介电常数
  • h 是介质厚度
  • w 是走线宽度
  • t 是走线厚度

当然,现在都用阻抗计算软件了,但理解这个公式能帮你快速判断:线宽越宽,阻抗越低;介质越厚,阻抗越高。

我的经验:在FR4板材上做50Ω微带线,通常线宽大约是介质厚度的1.8倍左右。比如4层板,表层到第二层是4mil,那线宽大概7-8mil就能到50Ω。但这只是估算,最终一定要用叠构工具精确计算。

2.3 反射与振铃

反射是怎么来的?很简单——阻抗不连续。当信号沿着传输线传播,遇到阻抗变化的地方,一部分能量会继续向前,另一部分会被反射回来。

反射系数Γ的计算公式:

Γ = (Z_load - Z0) / (Z_load + Z0)

其中Z_load是负载阻抗,Z0是传输线特性阻抗。

三种典型情况:

负载情况 反射系数 现象
匹配(Z_load = Z0) 0 无反射,信号完美传输
开路(Z_load = ∞) +1 全反射,电压加倍
短路(Z_load = 0) -1 全反射,电压反相

振铃就是反射来回叠加的结果。信号在源端和负载端之间来回反射,每次反射都叠加到原始信号上,就形成了过冲、下冲和振铃。

避坑指南:我曾经在一个DDR3项目里,地址线振铃严重,导致系统随机死机。查了两天,最后发现是走线分支太长,产生了阻抗不连续。解决办法很简单——把分支缩短到200mil以内,或者加串联端接电阻。从那以后,我设计DDR走线时一定会检查所有分支长度。

2.4 时域反射计(TDR)原理

TDR是什么?简单说,就是往传输线里发射一个快速上升沿的脉冲,然后观察反射回来的信号。通过分析反射波的时间和幅度,就能知道传输线上哪里有阻抗变化。

TDR的基本原理:

  1. 发射一个上升沿极快的阶跃信号(通常几十皮秒)
  2. 信号沿传输线传播
  3. 遇到阻抗不连续点,产生反射
  4. 反射信号回到源端,被采样记录下来
  5. 根据反射波到达时间和幅度,计算阻抗变化的位置和大小

反射波和阻抗的关系:

Z(x) = Z0 × (1 + ρ(t)) / (1 - ρ(t))

其中ρ(t)是时域反射系数,Z0是参考阻抗。

我给大家画个图,看看TDR的基本原理:

TDR 基本原理示意图 脉冲源 传输线 Z₀ = 50Ω 阻抗突变点 负载 反射波 入射波 TDR 波形示例 电压 时间 反射峰 基线 反射峰的位置对应阻抗突变点的位置,峰的高度反映阻抗变化的大小

实际使用TDR时,我一般会关注这几个点:

  • 阻抗偏差:目标50Ω,实际测出来是48Ω还是53Ω?偏差超过±10%就要注意了。
  • 阻抗不连续点:哪里突然跳变了?可能是过孔、连接器、走线宽度变化的地方。
  • 走线长度:从反射波的时间差可以精确算出走线长度,比用尺子量准多了。

实用技巧:我习惯在PCB打样回来后,先用TDR扫一遍关键高速信号。特别是DDR数据线、PCIe差分对、SerDes通道。有一次我发现一根PCIe走线阻抗只有42Ω,查了半天发现是参考平面被分割了。要是等板子焊好再查,那代价就大了。

2.5 传输线参数速查表

最后给大家整理一个常用参数表,方便设计时参考:

参数 典型值 说明
FR4介电常数 4.2 - 4.6 频率越高,介电常数略降
信号传播速度 约6 in/ns FR4中,光速的60%左右
50Ω微带线线宽 约1.8倍介质厚度 4层板典型值7-8mil
50Ω带状线线宽 约0.7倍介质厚度 内层走线,参考平面上下对称
反射系数容限 ±10% 超过此值需加端接

好了,这一章的内容就到这里。传输线理论是高速设计的基石,理解了它,后面的信号完整性分析、端接策略、差分走线设计才能学得扎实。下次咱们聊聊端接电阻怎么选、怎么放,那才是真正动手的地方。