1. 信号完整性基础：什么是信号完整性？为什么高速信号会出问题？核心参数解析
各位工程师朋友，咱们开始这门课的第一讲。信号完整性，英文叫 Signal Integrity，简称 SI。说白了，就是保证信号从芯片的发送端，经过 PCB 走线，到达接收端时，还能保持它该有的样子。
我刚开始做硬件那会儿，觉得数字电路嘛，0 就是 0，1 就是 1，能有多复杂？直到有一次调试一块 100MHz 的板子，示波器一测，波形抖得跟心电图似的。嗯，从那以后，我再也不敢小看 SI 了。
1.1 什么是信号完整性？
信号完整性，核心就一句话：信号在传输路径上不失真。
你想想看，发送端输出一个完美的方波，经过一段走线后，接收端看到的波形如果还是方波，那 SI 就是好的。如果变成了圆角、有过冲、有振铃，甚至逻辑电平都判断错了，那 SI 就出问题了。
信号完整性的三个层次：
- 时序正确：信号在正确的时间到达
- 电平正确：信号幅度在接收端能正确识别
- 波形完整：信号形状没有严重畸变
我个人习惯把 SI 问题分成两类：一类是反射，一类是串扰。反射是信号自己跟自己过不去，串扰是信号跟旁边的信号打架。后面我们会详细讲。
1.2 为什么高速信号会出问题？
这个问题很关键。很多工程师问我：为什么低速信号没事，一上高速就出问题？
答案其实很简单：频率高了，波长就短了。
当信号的波长和 PCB 走线的长度可比时，走线就不再是简单的导线了，它变成了传输线。传输线有阻抗，有延迟，有反射。这些在低速时完全可以忽略的效应，在高速时就成了大问题。
我在项目中遇到过一块 DDR3 的板子，跑 800MHz 时死活不稳定。查了半天，发现是地址线的走线长度差了 200mil。200mil 啊，在低速时根本不算事，但在 800MHz 时，这个长度差对应的时延已经足够让数据采样出错了。
避坑指南：我曾经以为只要频率不高，走线随便拉一拉就行。结果一块 50MHz 的板子，就因为一根控制线绕了太多弯，导致信号反射严重，整板无法正常工作。所以，不要只看频率，还要看上升沿。
为什么上升沿这么重要？咱们接着往下看。
3. 核心参数解析
要理解信号完整性，有三个参数你必须吃透：上升时间、带宽、阻抗。这三个参数是 SI 分析的基石。
3.1 上升时间（Rise Time）
上升时间，就是信号从低电平跳变到高电平所需的时间。通常定义为从 10% 到 90% 的时间。
你可能会问：为什么不是 0% 到 100%？因为实际电路中，信号不可能瞬间跳变，总有个过渡过程。10% 到 90% 这个区间，最能反映信号的真实变化速度。
上升时间越短，信号变化越快，包含的高频分量就越多。我给大家一个经验公式：
信号带宽 ≈ 0.35 / 上升时间举个例子：一个上升时间为 1ns 的信号，它的带宽大约是 350MHz。这意味着 PCB 走线和连接器至少要能通过 350MHz 的频率，才能保证这个信号不失真。
个人经验：我习惯在项目初期就确认所有关键信号的上升时间。如果芯片手册没给，我就用示波器实测一下。这个数据决定了后续所有的 SI 仿真和设计约束。
3.2 带宽（Bandwidth）
带宽，就是信号中主要能量所在的频率范围。对于数字信号，带宽不是指时钟频率，而是由上升时间决定的那个频率。
很多人有个误区：认为 100MHz 的时钟，带宽就是 100MHz。错！100MHz 时钟的上升时间如果是 1ns，那它的带宽是 350MHz。你设计的 PCB 如果只能通过 100MHz，那这个信号上去肯定变形。
| 时钟频率 | 典型上升时间 | 信号带宽 | 需要关注的频率 |
|---|---|---|---|
| 100 MHz | 1 ns | 350 MHz | 第 5 次谐波 (500 MHz) |
| 500 MHz | 200 ps | 1.75 GHz | 第 5 次谐波 (2.5 GHz) |
| 1 GHz | 100 ps | 3.5 GHz | 第 5 次谐波 (5 GHz) |
| 3.2 Gbps (DDR4) | 50 ps | 7 GHz | 第 5 次谐波 (16 GHz) |
你看，DDR4 的数据速率是 3.2Gbps，但它的信号带宽已经到 7GHz 了。这就是为什么高速设计这么难——你不仅要处理基频，还要处理高次谐波。
3.3 阻抗（Impedance）
阻抗，是传输线理论中最核心的概念。在高速信号眼中，PCB 走线不是一根导线，而是一根有特性阻抗的传输线。
特性阻抗由走线的宽度、厚度、到参考层的距离以及介质的介电常数决定。常见的单端 50Ω，差分 100Ω，就是这么来的。
为什么阻抗要匹配？因为信号在传输过程中，如果遇到阻抗不连续的地方，就会产生反射。反射回来的信号会和原信号叠加，造成过冲、下冲、振铃。
反射系数公式：
反射系数 = (Z_load - Z0) / (Z_load + Z0)其中 Z0 是传输线的特性阻抗，Z_load 是负载阻抗。
当 Z_load = Z0 时，反射系数为 0，没有反射。
当 Z_load = 0（短路）或无穷大（开路）时，反射系数为 -1 或 1，全反射。
我在项目中遇到过一块板子，DDR 数据线阻抗控制到了 50Ω，但 CPU 那边的焊盘阻抗只有 35Ω。结果就是信号反射严重，数据眼图完全闭合。后来在焊盘附近加了阻抗补偿，才把问题解决。
知识体系总览
下面这张图，把本章的核心知识点串起来了。你可以把它当作 SI 学习的路线图。
本章小结
好了，咱们把这一章的核心内容捋一捋：
- 信号完整性，就是保证信号在传输过程中不失真
- 高速信号出问题，根本原因是频率高了，走线变成了传输线
- 上升时间决定信号带宽，是 SI 分析的起点
- 带宽决定了 PCB 和连接器的频率要求
- 阻抗不匹配会导致反射，反射是 SI 问题的头号元凶
这三个参数，是后续所有 SI 分析和设计的基础。你把这章吃透了，后面学起来就顺了。