系统架构设计：硬件系统框图设计，模块划分与接口定义，电源树与时钟树规划

系统架构设计，说白了就是给硬件画骨架。很多工程师一上来就画原理图，结果画到一半发现接口不够用，电源带不动，时钟抖得厉害。我见过太多这样的返工案例了。

我个人习惯，拿到需求后先花两天时间做架构设计。这步省了，后面全是坑。

框图是硬件的顶层视图。它不关心具体电阻电容，只关心模块间怎么连。

画框图时，我一般遵循三个原则：

举个例子，一个典型的嵌入式系统框图：

核心思路：框图不是装饰品，它是团队沟通的通用语言。软件看它知道驱动写什么，结构看它知道板卡怎么摆，测试看它知道从哪里下手。

下面是我用 SVG 画的一个通用硬件系统框图，你可以参考这个结构去画自己的方案。

框图画完了，接下来就是切模块。模块划分的粗细，直接决定了后续工作量。

我习惯按功能域来切：

每个域内部再细分到芯片级。接口定义要精确到引脚级。

我的习惯：接口定义表里至少包含信号名、方向、电平标准、最大速率、备注。这个表后面会直接用来画原理图符号和做 PCB 扇出。

接口定义表示例：

注意：接口电平不匹配是硬件设计中最常见的低级错误。我曾经在一个项目里把 1.8V 的传感器直接连到 3.3V 的主控上，结果烧了三个样片才找到原因。接口定义表里一定要写清楚电平标准。

电源树是硬件的血管系统。规划不好，轻则系统不稳定，重则芯片冒烟。

我画电源树时，会按这个步骤来：

电源树规划示例：

避坑指南：我曾经在一个项目里把 DCDC 的输出直接给模拟电路供电，结果 ADC 采样值跳得像心电图。后来换成 LDO 加 π 型滤波，问题才解决。数字电路用 DCDC，模拟电路用 LDO，这是铁律。

时钟是系统的心跳。时钟树规划不好，时序收敛就是噩梦。

时钟树规划的核心要点：

时钟树规划示例：

注意：时钟抖动是高速设计的隐形杀手。我记得有一次调试千兆以太网，死活不通，用示波器一看，时钟抖动 200ps，远超 PHY 芯片的容忍范围。换了个低抖动晶振，问题秒解。时钟源的钱不能省。

嗯，到这里系统架构设计的基本框架就搭完了。框图、模块划分、接口定义、电源树、时钟树，这五样东西齐了，原理图设计才能有条不紊地推进。你想想看，如果连系统有几个电源域、时钟从哪里来都没想清楚，就开始画原理图，那不是给自己挖坑吗？