3、PCB叠层结构设计：芯板与半固化片，铜箔厚度，介电常数与损耗因子，叠层对称性原则
叠层结构，说白了就是PCB的骨架。你想想看，阻抗控制的所有计算，最后都要落到叠层参数上。如果叠层没设计好，后面仿真做得再漂亮，也是白搭。
我刚开始做高速设计那会儿，就吃过叠层不对称的亏。一块8层板，因为叠层不对称，板子一过回流焊就弯成了香蕉。从那以后，我对叠层设计就特别较真。
3.1 芯板与半固化片：PCB的骨架与血肉
先搞清楚两个基本概念：芯板和半固化片。
- 芯板：两面已经覆铜的硬质板材。它本身就是一个完整的介质层，两面铜箔已经压合好了。
- 半固化片：未固化的玻璃纤维布浸渍树脂。它像胶水一样，用来粘合芯板和铜箔。
我习惯把芯板比作「预制板」，半固化片比作「水泥」。预制板已经成型了，水泥用来把预制板粘在一起。压合的时候，半固化片融化、流动、填充空隙，最后固化成一个整体。
关键点：芯板的介电常数和厚度是固定的，半固化片在压合后厚度会变化。设计阻抗时，半固化片的厚度是个「活参数」，需要跟压合厂确认实际压合后的厚度。
常见的芯板厚度有：0.1mm、0.2mm、0.5mm、0.8mm、1.0mm等。半固化片的型号则用1080、2116、7628这些数字表示。数字越大，玻璃布越厚，压合后介质层越厚。
| 半固化片型号 | 玻璃布类型 | 压合后典型厚度 (mm) | 适用场景 |
|---|---|---|---|
| 1080 | 细布 | 0.075 | 薄层、高密度板 |
| 2116 | 中布 | 0.115 | 常用内层 |
| 7628 | 粗布 | 0.185 | 厚层、电源层 |
我的习惯：做阻抗设计时，我会优先用芯板作为参考层到走线层的主介质。因为芯板厚度公差小，阻抗更稳定。半固化片厚度受压合工艺影响大，公差也大，尽量少用它做精确阻抗层。
3.2 铜箔厚度：别小看这1盎司
铜箔厚度直接影响阻抗值。公式里走线宽度、介质厚度、铜厚，三个参数互相牵制。
标准铜箔厚度有：
- 0.5 oz（约17.5 μm）：用于内层细线，损耗小
- 1 oz（约35 μm）：最常用，内外层都适用
- 2 oz（约70 μm）：用于大电流电源层
为什么会这样？铜越厚，走线截面越大，单位长度电感越小，但阻抗也越低。如果你要控50Ω，铜厚从1oz变成2oz，走线宽度就得收窄。但走线太窄，工艺又做不了。
我曾经踩过的坑：有次设计一块射频板，外层走线用了2oz铜，结果50Ω线宽算出来只有4mil。板厂反馈说做不了，因为蚀刻精度不够。最后只能改成1oz铜，重新调整叠层。所以，外层铜厚建议用1oz，内层可以用0.5oz或1oz。
另外，铜箔还有粗糙度的问题。铜箔表面不是绝对光滑的，粗糙度会影响高频信号的损耗。高速信号建议用反转铜箔或超低粗糙度铜箔。
3.3 介电常数与损耗因子：材料选型的关键
介电常数（Dk）和损耗因子（Df）是介质材料的两个核心参数。
- Dk：决定信号传播速度。Dk越大，信号越慢，阻抗越低。
- Df：决定介质损耗。Df越大，信号衰减越严重。
常用的PCB板材有：
| 材料 | Dk (1GHz) | Df (1GHz) | 适用频率 | 成本 |
|---|---|---|---|---|
| FR-4 | 4.2-4.6 | 0.02 | < 5 GHz | 低 |
| M4 (松下) | 3.8 | 0.008 | < 10 GHz | 中 |
| M6 (松下) | 3.6 | 0.005 | < 20 GHz | 高 |
| Rogers 4350B | 3.48 | 0.0037 | < 30 GHz | 高 |
注意，Dk和Df会随频率变化。FR-4在1GHz时Dk约4.4，到了10GHz可能降到4.0。所以做高频设计时，一定要用材料供应商提供的频变曲线，不能只看一个静态值。
我的建议：如果信号速率在1Gbps以下，FR-4完全够用。超过5Gbps，建议用M4或M6。超过10Gbps，直接上Rogers。别为了省钱在高速信号上用FR-4，损耗会让你哭的。
3.4 叠层对称性原则：板子不弯的秘诀
叠层对称性，是PCB制造的基本要求。不对称的叠层，板子压合后应力不平衡，会翘曲变形。
对称性原则包括：
- 层数对称：偶数层板，以中心层为轴，上下对称
- 铜厚对称：对称层的铜箔厚度一致
- 介质厚度对称：对称位置的介质层厚度一致
- 残铜率对称：对称层的铜覆盖率尽量接近
举个例子，一个8层板的对称叠层：
Layer 1 (Top) : 1oz 铜 + 信号
Layer 2 (GND) : 1oz 铜 + 地平面
Layer 3 (Signal): 1oz 铜 + 信号
Layer 4 (Power) : 1oz 铜 + 电源
--- 中心轴 ---
Layer 5 (Power) : 1oz 铜 + 电源
Layer 6 (Signal): 1oz 铜 + 信号
Layer 7 (GND) : 1oz 铜 + 地平面
Layer 8 (Bottom): 1oz 铜 + 信号你看，Layer 1和Layer 8对称，Layer 2和Layer 7对称，以此类推。铜厚、介质厚度都一致。
我曾经遇到的情况：有次设计一个6层板，为了省成本，把内层电源层和地层用了不同铜厚。结果板子压合后翘曲了0.5mm，SMT贴片时元件立碑严重。最后只能重新投板，多花了一周时间。所以，对称性不是可选项，是必选项。
另外，残铜率也要注意。如果一层几乎全是铜（比如地平面），而对称层只有稀疏的走线，压合时树脂流动不均匀，也会导致翘曲。我一般会在稀疏层加平衡铜（dummy copper），让残铜率尽量接近。
3.5 本章知识体系
下面这张图，把叠层设计的核心要素串起来了：
叠层设计不是孤立的事情。芯板选型影响Dk，铜厚影响阻抗，对称性影响良率。你设计叠层时，要同时跟板厂确认工艺能力，跟SI仿真工程师确认阻抗目标，跟结构工程师确认板厚要求。
嗯，这里要注意：叠层设计是PCB设计的起点，也是阻抗控制的根基。花时间把叠层做扎实了，后面的设计会顺畅很多。