1、去耦设计概述：为什么连接器需要去耦？
大家好，我是老周。做硬件设计十几年，踩过最多的坑，就是电源噪声。尤其是连接器这个地方，很多人觉得不就是个接插件嘛，能有什么问题？结果板子调不通，EMI超标，系统莫名其妙复位，查到最后，往往就是连接器去耦没做好。
今天咱们就聊聊这个最基础、也最关键的话题——连接器为什么需要去耦？去耦电容到底在干什么？
1.1 连接器：电源路径上的“薄弱环节”
先想一个问题：你从电源模块输出的电压，纹波明明只有10mV，怎么到了负载端就变成了100mV？
原因很简单——电流走的路径上，有寄生电感。
连接器就是寄生电感的“重灾区”。
- 引脚长：一个普通的排针，引脚长度3~6mm，寄生电感大约1~2nH/mm。
- 回路面积大：电源和地引脚之间有间距，电流回路面积比PCB走线大得多。
- 接触阻抗不稳定：插拔件用久了，接触电阻会增大，噪声更容易耦合进来。
我做过一个项目，板卡通过FPC连接器接一个摄像头模组。摄像头供电3.3V，电流也就100mA。结果图像老是出现横纹干扰。用示波器一测，摄像头端的3.3V上叠加了一个200mV、频率刚好是系统时钟的噪声。查了半天，就是FPC连接器那一段的寄生电感和板上的去耦电容形成了谐振。
核心结论：连接器是电源分配网络（PDN）中寄生电感最集中的位置之一。不去耦，电源完整性就无从谈起。
1.2 去耦电容在干什么？
去耦电容的作用，说白了就两件事：储能和滤波。
储能：当负载瞬间需要大电流时，电容先放电顶上，等电源反应过来再补上。你想想看，数字芯片翻转的时候，电流变化率（di/dt）可以到1A/ns级别。电源线那点电感，根本来不及响应。没有电容，电压瞬间就掉下去了。
滤波：电容对高频噪声呈现低阻抗，噪声电流优先走电容，而不是走到负载那边去。这就是为什么我们常说“电容是噪声的短路路径”。
但这里有个关键点——电容不是万能的。它有自己的谐振频率。低于谐振频率，它像个电容；高于谐振频率，它反而像个电感。这就是为什么我们经常需要并联不同容值的电容。
| 电容类型 | 典型容值 | 谐振频率（约） | 主要作用 |
|---|---|---|---|
| 电解电容 | 10~1000μF | 几十kHz~几百kHz | 低频储能，应对大电流瞬态 |
| MLCC（X7R/X5R） | 0.1~10μF | 1MHz~10MHz | 中频去耦，最常用 |
| MLCC（NP0/C0G） | 1~100nF | 10MHz~100MHz | 高频去耦，温度稳定性好 |
| 超小封装MLCC | 10~100pF | 100MHz~1GHz | 超高频去耦，靠近引脚放置 |
我的习惯：在连接器附近，我一般会放三颗电容——10μF（应对低频瞬态）、0.1μF（中频主力）、100pF（高频尖峰）。三颗并联，覆盖从几百kHz到几百MHz的频段。当然，具体值要根据负载电流和噪声频谱来调。
1.3 连接器去耦的特殊性
板内去耦和连接器去耦，虽然原理一样，但侧重点不同。
- 板内去耦：电容可以紧挨着芯片放，走线短，寄生电感小。
- 连接器去耦：电容必须放在连接器旁边，但连接器本身就有寄生电感，电容和连接器之间还有一段走线。这段走线，就是新的寄生电感来源。
我曾经犯过一个错误——在连接器旁边放了去耦电容，但电容的地过孔离连接器的地引脚很远。结果高频噪声根本没被滤掉，反而通过地平面耦合到了其他电路。后来我把电容的地过孔直接打在连接器地引脚旁边，问题才解决。
避坑指南：连接器去耦，电容的摆放位置和回流路径比容值更重要。电容离连接器越近越好，地过孔离电容越近越好。我曾经见过一个设计，电容放在连接器背面，中间隔了四层板，过孔绕了一大圈——那基本等于没放。
1.4 知识体系总览
下面这张图，是我自己总结的连接器去耦设计的核心逻辑。你看一遍，就能明白我们这章课要讲什么。
这张图把连接器去耦设计的四个核心维度串起来了。从“为什么需要”到“怎么做”，每一步都有明确的逻辑关系。后面的章节，我们会逐一展开每个分支的细节。
1.5 小结
这一章我们讲了三件事：
- 连接器是PDN的薄弱环节——寄生电感大，容易引入噪声。
- 去耦电容的两个核心作用——储能和滤波，但要注意谐振频率。
- 连接器去耦的特殊要求——摆放位置和回流路径比容值更重要。